Pravidla | Poslední příspěvky | RSS téma | Vyhledávání | Registrace | Přihlášení

skládací Verilog ( "začíná" - "end"), kód G


Post new topic Reply to topic EDAboard.com Obsah fóra -> Elektronické základní otázky -> skládací Verilog ( "začíná" - "end"), kód G
Autor Zprávy
davyzhu



Datum registrace: 23 květen 2004
Příspěvky: 521
Pomohl: 3
Poloha: orientální


Post 14.září 2006 15:28

skládací Verilog ( "začíná" - "end"), kód G


Zdravím všechny,

Chci skládací Verilog kódu v gVim.

Kód Verilog doložka "začíná" - "end" pár. Existuje nějaký návod mluvit o tom, jak využít při skládání gVim? A dělá gVim podporu "začíná" - "end" páru skládání? Díky!

BTW, můj gVim verze 6.2.

S pozdravem,
Davy
Zpět na začátek
Google
AdSense
Google AdSense




Post 14.září 2006 15:28

Reklamy




Zpět na začátek
Harmasha



Datum registrace: 03 Jan 2006
Příspěvky: 72
Pomohl: 4


Post 15.září 2006 17:33

Re: skládací Verilog ( "začíná" - "konec") kód


Nazdar,
Můžete lcarify, co je skládací?

(Za předpokladu, že je otevření začíná a správně ji zrušily s odpovídajícím účelu, pak
GVim kontroluje pouze závorky skládací.
Musíte vytvořit kódování etiku vlastní zkontrolovat to.
Jedním ze způsobů, hodlá.
začít
xxxx
xxxx
if (xxx)
začít
rrrr
rrrr
konec
jiné
začít
zzz
zzz
konec
xxxx
xxxx
konec

Doufám, že vás vymazány.)
Zpět na začátek
Arabské znění Bulharská verze Katalánština verze Česká verze Dánská verze Německá verze Řecké znění Anglická verze Španělská verze Finská verze Francouzská verze Hindština verze Chorvatská verze Indonéská verze Italská verze Hebrejská verze Japonská verze Korejská verze Litevské znění Lotyšské znění Holandská verze Norská verze Polská verze Portugalské znění Rumunská verze Ruská verze Slovenská verze Slovinské znění Srbská verze Švédská verze Tagalog version Ukrajinština verze Vietnamské verze Čínská verze
Post new topic Reply to topic EDAboard.com Obsah fóra -> Elektronické základní otázky -> skládací Verilog ( "začíná" - "end"), kód G
Strana 1 z 1

subj

text

Všechny časy jsou v GMT 1 hodina
Podobná témata:
Co dělat "ECL", "CML", "LVDS", (6)
jak používat 2 "clk" v jednom "procesu"! ? (6)
"Aktivní" nebo "pasivní" filtr desi PLL (7)
jak používat VCO "dig_vco" in "ahdlLib"? (1)
může ", pokud" prohlášení nahradit "pro cyklus" v (16)
jak na "Vybrat vše" v "vi"? (6)
"zabalené" a "rozbalen" v radix Convers (1)
"Olovo", nebo "prodleva" v fázový detektor? (4)
P & R s pouze "DO" soubor a NO "lib" (4)
jak lze měřit "sílu" a "SWR" pro mravence (4)


Zneužití | | Administrátor | | Moderátoři | | Podpořte nás | | mapa stránek
téma RSS