Pravidla | Poslední příspěvky | RSS téma | Vyhledávání | Registrace | Přihlášení

Co dělat "ECL", "CML", "LVDS",


Post new topic Reply to topic EDAboard.com Obsah fóra -> Analog IC Design & Layout -> Co dělat "ECL", "CML", "LVDS",
Autor Zprávy
zručnost



Datum registrace: 25 únor 2007
Příspěvky: 45
Pomohl: 2
Poloha: Rakousko


Post 15 březen 2007 23:45

CML LVDS


Nazdar

Já občas vidět, že použití ppl CML okruh dělat ... bla bla .. a využívání LVDS, protože ... bla bla ... a ECL ....

Které catigory nebo odvětví vědy tyto pojmy patří?

Myslím, že to jsou některé druhy I / O rozhraní norem (není jistý, a je třeba opravit, pokud jsem mýlit) ..

Chci se dozvědět více o nich .. Takže, co bych měl číst, nebo hledat?

Chtěl jsem navrhnout vysoké frekvence a velké dělitel pult .. kdo z nich mám použít a proč?

C / CTS a adv. / nevýhody jednotlivých .....

Dejte mi prosím užitečné materiály o nich ...

for help .. Velmi velká Děkuji vám všem za pomoc ..

Pozdravy,
- Knack
Zpět na začátek
ieropsaltic



Datum registrace: 25 září 2006
Příspěvky: 205
Pomohl: 44


Post 16 březen 2007 12:00

LVDS CML ECL porovnat


ECL znamená Emitter Spolu Logic. Je to vysokorychlostní logika rodině, protože tranzistory jsou nikdy nesmí saturovat. Jeho struktura je velmi podobná analogových diferenciálních zesilovačů.

CML je zkratka pro aktuální režim Logic. To je další vysokorychlostní logika rodina podobné ECL, s výjimkou, že jedna rodina je vyrovnávací pamětí na výstupu, zatímco jiné nikoli.

LVDS kandiduje na nízkém napětí Diferenciální signalizace. Tato logika rodina používá diferenciální signály o 700mV reprezentovat 0s a 1s.

Pro vysokou rychlost děliče. Věřím, že nejběžnější logické rodiny jsou CML nebo dynamické logiky.
Zpět na začátek
srieda



Datum registrace: 24 prosinec 2006
Příspěvky: 163
Pomohl: 17
Místo: Česká republika


Post 27 březen 2007 12:02

CML obvod wikipedia


LVDS - Low Voltage Diferenciální signalizace se používá při přenosu dat mezi čipy. LVDS využívá signály s houpačkami kolem 50mV - 400mV při velmi vysokých frekvencích. Jedná se obvykle používá pro vysokorychlostní komunikaci.
LVDS řidičů a dekodéry mají další důležitou specifikaci v common-úrovni režimu napětí signálů. Common-režimu se pohybuje na úrovni wrt definován protokol a napětí, na které jádro pracuje.

Aby bylo možné dozvědět se více o jejich uplatňování v LVDS, můžete mi vzkaz.
Doporučuji vám začít číst od LVDS modelování a pak do ovladače LVDS. Používat Google pro vyhledávání článků o nich.
Zpět na začátek
rfmw



Datum registrace: 10 květen 2001
Příspěvky: 520
Pomohl: 38


Post 27 březen 2007 12:25

Re: Co dělat "ECL", "CML", "LVDS &


"Chtěl jsem navrhnout vysoké frekvence a velké dělitel pult"

Definovat, jaké frekvence jsou mluvíme zde ...
Zpět na začátek
srieda



Datum registrace: 24 prosinec 2006
Příspěvky: 163
Pomohl: 17
Místo: Česká republika


Post 27 březen 2007 13:01

Re: Co dělat "ECL", "CML", "LVDS &


Úspěšně jsem pracoval na řidiče LVDS upto 2GHz na 130nm. To závisí na technologii také.
Zpět na začátek
ahmad_abdulghany



Datum registrace: 12 duben 2005
Příspěvky: 1369
Pomohl: 212
Místo: Káhira, Egypt


Post 30 března 2009 8:43

Co dělat "ECL", "CML", "LVDS",


Pokud jste hledali nějaké IEEE papíry, dejte mi odkazy a já si je pro vás!
Zpět na začátek
Google
AdSense
Google AdSense




Post 30 března 2009 8:43

Reklamy




Zpět na začátek
xulfee



Datum registrace: 27 květen 2008
Příspěvky: 434
Pomohl: 32
Poloha: Pákistán


Post 31 března 2009 6:20

Co dělat "ECL", "CML", "LVDS",


ECL zářič je spojená logika

Added po 2 minutách:

Low-Voltage diferenciální signalizace, nebo LVDS, je elektrický signální systém, který může běžet při velmi vysokých rychlostech nad levný twisted-pair kabely mědi. To bylo představeno v roce 1994 a od té doby stal velmi populární v počítačích, kde je součástí velmi vysoký-rychlost a počítačových sítí autobusů.

Zní 1 minuta:

http://en.wikipedia.org/wiki/Current_mode_logic
Zpět na začátek
Arabské znění Bulharská verze Katalánština verze Česká verze Dánská verze Německá verze Řecké znění Anglická verze Španělská verze Finská verze Francouzská verze Hindština verze Chorvatská verze Indonéská verze Italská verze Hebrejská verze Japonská verze Korejská verze Litevské znění Lotyšské znění Holandská verze Norská verze Polská verze Portugalské znění Rumunská verze Ruská verze Slovenská verze Slovinské znění Srbská verze Švédská verze Tagalog version Ukrajinština verze Vietnamské verze Čínská verze
Post new topic Reply to topic EDAboard.com Obsah fóra -> Analog IC Design & Layout -> Co dělat "ECL", "CML", "LVDS",
Strana 1 z 1

subj

text

Všechny časy jsou v GMT 1 hodina
Podobná témata:
Co je pro "UGBW" a "GBW"? (1)
Co je to "soft start" a "mrtvý čas" z (5)
run "hspice" & "hspice64" ... co (3)
Co je to složka "SMN2", "SMP2" (2)
Co je to "spojka" a "oddělení" (7)
jak lze měřit "sílu" a "SWR" pro mravence (4)
Chtěl """"" vlnovod E-rovině filte (2)
Illegal přes ( "tsmc18rf" "M1_POLY1" "(1)
P & R s pouze "DO" soubor a NO "lib" (4)
Je střední "třídy AB" & "Push pull" (6)


Zneužití | | Administrátor | | Moderátoři | | Podpořte nás | | mapa stránek
téma RSS