elektronika forum

Pravidla | Poslední příspěvky | RSS téma | Hledat | Registrace | Přihlásit se

Kreslení V. zatímco zametání L od stromu


Post new topic Reply to topic EDAboard.com Obsah fóra -> Analog IC Design & Layout -> Vynesení V. při zametání L od stromu
Autor Zprávy
eva shabayek



Datum registrace: 13 prosinec 2008
Příspěvky: 14


Post 07 Mar 2009 16:34

. opatření dc V.


Snažil jsem se při vykreslování V. zametání L ze stromu, když kliknete na výsledek prohlížeč
ale zdá se, neustále se ani nerostou ani neklesají .. chci se zkontrolovat také křivky, pokud je halo doping nebo ne, zůstává stejný ... takže někdo nějaký nápad, jak bych mohl opravit?
Zpět na začátek
yschuang



Založen: 01 Feb 2004
Příspěvky: 189
Pomohl: 15


Post 08 Mar 2009 3:46

Re: Vykreslování V. proti L


Co simulátor používáte? V hspice, jsem obvykle nastavit délku, aby se parametr. Pak můžete zamést délky.

mn dn gn sn mld. NMOS L = L1 W W1 = M = 1
. param L1 = 0.2u W1 = 2u

. sonda V. = par ( 'LV9 (mn)')
Zpět na začátek
Google
AdSense
Google AdSense




Post 08 Mar 2009 3:46

Reklamy




Zpět na začátek
jianjing526



Datum registrace: 05 May 2008
Příspěvky: 40
Pomohl: 1


Post 08 Mar 2009 7:25

V. spiknutí proti L


Existuje několik norem pro odhad V. z MOSFET. Jaký je váš výběr? Hspice simulace výsledkem je pouze výchozí. Nebo si můžete změřit od iv křivky.
Zpět na začátek
eva shabayek



Datum registrace: 13 prosinec 2008
Příspěvky: 14


Post 08 Mar 2009 10:57

Re: Vykreslování V. proti L


I am using SPECTRE jako simulátor.
Zpět na začátek
oermens



Datum registrace: 19 listopad 2005
Příspěvky: 331
Pomohl: 37
Místo: Kanada


Post 08 Mar 2009 19:45

Re: Vykreslování V. proti L


eva shabayek napsal:
Snažil jsem se při vykreslování V. zametání L ze stromu, když kliknete na výsledek prohlížeč
ale zdá se, že konstantní ani nerostou ani neklesají


které složky se máš V. od? je-li z modelParameter-info, potom budete stále `vtho", které je nominální V. pro model. Snažil jsem se s NMOS tranzistorem, Vg = Vd = VDD, Vs = 0, se délka variabilní a udělal dc zamést na této proměnné od lmin na Lmax, plot z výsledků browser-> dc-dc-> T0/vth a viděl změny V. s l. k tomu je třeba uložit dc op bod a mají linku, jako je 'save * sigtype = all' include file.
Zpět na začátek
standup



Datum registrace: 25 října 2006
Příspěvky: 32
Pomohl: 2


Post 09 Mar 2009 4:13

Re: Vykreslování V. proti L


Dobrý den, mám simulaci, dostanete, ale nemohu pochopit, poslední řádek
"mají linku, jako je 'save * sigtype = all' include file" Můžete mi vysvětlit, jak nastavit v přízrak?
Mockrát děkuji!


oermens napsal:
eva shabayek napsal:
Snažil jsem se při vykreslování V. zametání L ze stromu, když kliknete na výsledek prohlížeč
ale zdá se, že konstantní ani nerostou ani neklesají


které složky se máš V. od? je-li z modelParameter-info, potom budete stále `vtho", které je nominální V. pro model. Snažil jsem se s NMOS tranzistorem, Vg = Vd = VDD, Vs = 0, se délka variabilní a udělal dc zamést na této proměnné od lmin na Lmax, plot z výsledků browser-> dc-dc-> T0/vth a viděl změny V. s l. k tomu je třeba uložit dc op bod a mají linku, jako je 'save * sigtype = all' include file.
Zpět na začátek
oermens



Datum registrace: 19 listopad 2005
Příspěvky: 331
Pomohl: 37
Místo: Kanada


Post 09 Mar 2009 4:47

V. spiknutí proti L


vytvořte soubor, pojmenovaný i moje saveop.scs, a dodává, že řádek a uložit někam hodí. Pak jsem dodal, že soubor po svém modelu soubor ADE-> Nastavení-> soubor modelu.
Zpět na začátek
kidmanbasha



Datum registrace: 25 květen 2007
Příspěvky: 40
Pomohl: 3


Post 10 březen 2009 20:07

Re: Vykreslování V. proti L


oermens, co příkaz, který jste uvedli to ve srovnání s výjimkou M0: oppoint příkaz?
Zpět na začátek
oermens



Datum registrace: 19 listopad 2005
Příspěvky: 331
Pomohl: 37
Místo: Kanada


Post 10 březen 2009 20:44

Re: Vykreslování V. proti L


z $ CDS_TOP_DIR / MMSIM / doc / spectreuser / spectreuser.pdf

Citace:
uložit * sigtype = all

Ukládá všechny uzel napětí, subcircuit terminál
proudy a všechny dostupné informace o zařízení
včetně terminálu proudy a pracovního bodu
parametrů.


z nějakého důvodu uložit *: oppoint nepracoval pro mě, musel bych dát názvy instancí explicitně.
Zpět na začátek
Arabské znění Bulharská verze Katalánština verze Česká verze Dánská verze Německá verze Řecké znění Anglická verze Španělská verze Finská verze Francouzská verze Hindština verze Chorvatská verze Indonéská verze Italská verze Hebrejská verze Japonská verze Korean version Litevské znění Lotyšské znění Holandská verze Norská verze Polská verze Portugalské znění Rumunská verze Ruská verze Slovenská verze Slovinské znění Srbská verze Švédská verze Tagalog version Ukrajinština verze Vietnamské verze Čínská verze
Post new topic Reply to topic EDAboard.com Obsah fóra -> Analog IC Design & Layout -> Vynesení V. při zametání L od stromu
Strana 1 z 1

subj

text

Všechny časy jsou v GMT 1 hodina
Podobná témata:
Kreslení gm zatímco zametání teploty (8)
Problém s rozsáhlou W / L poměr (1)
Jak se dostat gm, gm * ro.etc, když jsem zametání VOV (3)
Získejte V. z hspice (5)
Kreslení s-parametru z Cadence icfb (1)
kadence kreslení: simulovat a ze stolu frekvence (1)
jak V. vliv GM NMOS diferenciálních párů? (3)
správné hodnoty Vgs-V. vstupního MOST (8)
jak simulovat vliv na rozdíl V. (2)
kreslení frequncy hodnoty pozemku čtení ze souboru excel (1)


Zneužití | | Administrátor | | Moderátoři | | Podpořte nás | | mapa stránek
téma RSS