| Autor | Zpráva |
|---|
tryagain
Založen: 14. červen 2002
Příspěvky: 9
|  25. května 2004 14:47 Re: Digitální osciloskop projektu | | |
|
| | bitscope dva kanál 40MHZ vzorku, je použít dvě tlc5540, potřebujete-li vyšší frekvenci vzorek, můžete použít maxim ADC to udělat. |
|
| Zpět na začátek | |
 |
abs
Založen: 29. květen 2004
Příspěvky: 9
| | 29. května 2004 15:55 Re: Digitální osciloskop projektu | | |
|
|  hellow každý. I'm pochází z pevninské Číny. I'm looking for (a chtějí se připojit k) bezplatné projekt vybudování lowcost PC rozsahu. pro naše
Chiness lidé nejvíce zařízení jsou příliš drahé na nákup, takže je to goold myšlenka vybudovat jeden můj vlastní, případně je možné pomoci? Díky. |
|
| Zpět na začátek | |
|
joc_06
Založen: 28. listopadu 2003
Příspěvky: 51
Pomohl: 2
| | 29. května 2004 17:53 Re: Digitální osciloskop projektu | | | Štítky: chocbar projektu |
|
| | Podívejte se na výše uvedené odkazy posta zejména chocbar projektu. Já jsem právě začíná sbírat části stavět tenhle takže by měla být zajímavá |
|
| Zpět na začátek | |
|
eltonjohn
Založen: 22. únor 2002
Příspěvky: 1668
Pomohl: 25
| | 29. května 2004 18:10 Re: Digitální osciloskop projektu | | |
|
| Mám projekt, který jsem dostal až do konce .. Jedna z těch věcí .. Je to hezký nápad .. ale příliš složité a pricy .. Jedná se o prostor v PCMCIA karty
Myslím, že se bude stěhovat i celá konstrukce na FPGA .. Byl jsem Ti pomocí DSP a CPLD (triscend) pro rozhraní .. ale je příliš velký pro malé místnosti! |
|
| Zpět na začátek | |
|
abs
Založen: 29. květen 2004
Příspěvky: 9
| | 30. května 2004 16:12 Re: Digitální osciloskop projektu | | | Štítky: ads831 cena s ads831 ads831e |
|
| díky. Myslím, že jako equitment vyzkoušet rádio equipments.high rychlost (duální kanál 80Msps nebo highter) je užitečný pro mě, Tome navrhování spand příliš mnoho času na skladování hloubky, může způsobit vysoká cena za jeden budovat up.I myslím pro běžné použití (a pro mě) 64K skladování hloubka je dost.
V Číně v nejlevnějších A / D je čip TI ads831e (8bit 80Msps). Pokud se kterýkoli z nich jej používá? Já chci jen vědět, jestli je to opravdu tak dobré, jako TI říká? |
|
| Zpět na začátek | |
|
abs
Založen: 29. květen 2004
Příspěvky: 9
| | 31. května 2004 14:56 Re: Digitální osciloskop projektu | | | Štítky: DSO DSO mk3 FIFO ads831 projekt s ads831 ads831 DSO DSO mk3 FIFO čip |
|
| Měl jsem hodně číst tento days.And nakonec jsem našel MK3 David Jones je easyest na buile do PC-založené DSO.It je opravdu starý projekt vybudování některých klasických 74HCxx TTL čipu Žádné CPLD ještě nemá MCU. Myslím, že to je správná věc potřebuji, jedním z důvodů je, že základní CPLD čip jako @ ltera EMP7128S náklady asi 80Y / 8 = 10 $ v Číně, je velké množství pro mě a mého přítele Li.
Ale A / D čipů používaných v MK3 se pracuje pouze na 20Msps, není dost, chci použít ADS831 (TI-BB) instead.Now nevýhod FIFO čip stala velká problem.I nemohl zjistit, jeden FIFO čip, který může pracovat na hodinové sazbě 80M.could některý mi může pomoci jen zjistit něco levné, která může práce na vysokorychlostní normální? dík!
Nebo některý má radu pro mě, tak mi dejte vědět, prosím.
S pozdravem. |
|
| Zpět na začátek | |
|
monnoliv
Založen: 09 březen 2004
Příspěvky: 100
Pomohl: 3
Lokace: Belgie
| | 01 června 2004 0:46 Re: Digitální osciloskop projektu | | | Štítky: DSO schematickém DSO DSO FIFO schémata http://www.soudez.org/page_projet2.php |
|
| Ahoj, podívej se sem http://www.soudez.org/Page_Projet2.php.
Jedná se o dva kanály DSO (2x100MS / s s FIFO), jsem právě dokončil schémata. Jedu na prázdniny návrhu PCB. Cílem tohoto projektu je, že mají levné vlastní napájen DSO na USB port. Open source návrhu, připomínky vítány!
@ , |
|
| Zpět na začátek | |
|
tryagain
Založen: 14. červen 2002
Příspěvky: 9
| | 01 června 2004 1:20 Re: Digitální osciloskop projektu | | | Štítky: http://www.soudez.org/page_projet2.php |
|
| Vážení monnoliv,
I'am v Číně, nemohu zadat tyto stránky:
http://www.soudez.org/Page_Projet2.php
Proč? |
|
| Zpět na začátek | |
|
monnoliv
Založen: 09 březen 2004
Příspěvky: 100
Pomohl: 3
Lokace: Belgie
| | 01 června 2004 10:48 Re: Digitální osciloskop projektu | | |
|
| Server je zaneprázdněn, zkuste to hned ...
A |
|
| Zpět na začátek | |
|
is_razi
Založen: 06 duben 2002
Příspěvky: 172
Pomohl: 7
Poloha: Tabriz
| | 01 června 2004 13:38 Re: Digitální osciloskop projektu | | |
|
| | tryagain napsal: | | bitscope dva kanál 40MHZ vzorku, je použít dvě tlc5540, potřebujete-li vyšší frekvenci vzorek, můžete použít maxim ADC to udělat. |
nazdar,
Máte CPLD je vyžadováno files.if tak prosím pošlete mi to.
pozdravy.
 |
|
| Zpět na začátek | |
|
abs
Založen: 29. květen 2004
Příspěvky: 9
| | 01 června 2004 14:12 Re: Digitální osciloskop projektu | | |
|
|  Zdá se, že jsem nemohl navštívit monnoliv to websit too.I ani nemohli navštívit www.Bitscope.com z Číny Mainland.I se pokusí použít PROXY, doufám, že se mohlo něco pomoct. |
|
| Zpět na začátek | |
|
monnoliv
Založen: 09 březen 2004
Příspěvky: 100
Pomohl: 3
Lokace: Belgie
| | 01 června 2004 17:46 Re: Digitální osciloskop projektu | | |
|
| | Zkus tohle: ftopic41841-30.html" class="nav">Zpět na začátek | | | Skov
Založen: 15 březen 2003
Příspěvky: 7
| | 01 června 2004 19:31 Re: Digitální osciloskop projektu | | | Štítky: epm3064 epm3064 projekt DSO CPLD |
|
| 2monnoliv:
Nazdar,
můj názor:
1) Doporučuje se přidat Pull-up rezistory pro JTAG.
2) CP2101 je jednodušší než FTDI
3) spuštění systému by měly být prováděny v CPLD
Udělal jsem DSO s téměř stejnou architekturu.
EPM3064-7 nebyl dostatečně rychlý. Byl jsem nucen používat
2xEPM3032-4 (jeden na kanál).
Můj projekt nebyl dokončen.
Čas (peníze) bylo více;)
Pozdravy,
S |
| | Zpět na začátek | | | jaac
Založen: 12. březen 2002
Příspěvky: 67
Poloha: Kolumbie
| | 01 června 2004 23:05 Re: Digitální osciloskop projektu | | |
|
| Co máte v paměti?
Jak bychom mohli pomoci? |
| | Zpět na začátek | | | martingn
Založen: 31. březen 2004
Příspěvky: 40
| | 01 června 2004 23:40 Re: Digitální osciloskop projektu | | | Štítky: CPLD projekty DSO FIFO area26 DSO projektů na CPLD http://area26.no-ip.org/ DSO CPLD ADC DSO projekt na acex1k |
|
| Zdravím všechny,
Im není odborník, ale po procházet všechny DSO projektů v čistém jsem přišel na následující:
- Nejlepší možností je nahradit FIFO CPLD a FPGA se vnitřní RAM.
Levnější ex. @ Ltera ACEX1K ~ 100MHz RAM 3x512bytes U $ S12
Rychlejší ... dokáže vyvolat
- Plné využití diferenciální OP při vstupu na ADC je lepší (větší hluk vztahu).
Pozdravy,
Martin
PS: (Dokonce i když není příliš mnoho informací, nicméně je dobré stránky s DSO projektu nejsou uvedeny v této post http://area26.no-ip.org/?section=hard&project=scope) |
| | Zpět na začátek | | | alphi
Založen: 23 prosinec 2001
Příspěvky: 440
Pomohl: 1
| | 02. červen 2004 1:15 Re: Digitální osciloskop projektu | | |
|
| | Máte aktivní odkaz o tomto projektu odkaz? |
| | Zpět na začátek | | | joc_06
Založen: 28. listopadu 2003
Příspěvky: 51
Pomohl: 2
| | 02. červen 2004 14:46 Re: Digitální osciloskop projektu | | |
|
| | monnoliv napsal: | | Zkus tohle: ftopic41841-30.html" class="nav">Zpět na začátek | | | khach
Založen: 23. říjen 2001
Příspěvky: 48
Pomohl: 2
| | 02. červen 2004 16:13 Re: stroboskopický metody měření pro DSO | | | Štítky: DSO CPLD ADC |
|
| | Make_Pic napsal: | | Potřebuji jakékoliv informace o stroboskopický metody měření pro DSO! Tento stroboskopický metoda umožňuje měřit frekvence až kolem 3 GHz. |
RIS (náhodný interval odběru vzorku), je dobré advanteges z rozsahu. Staré HP rozsah práce s 500 MHz, s šířkou pásma 20 MHz ADC. Jeho TDC (čas na digitální převodník) založena. Analog start trigger TDC pak ADC hodiny zastavit. Na TDC se stejnosměrné napětí je úměrné spoušť na hodinové zpoždění. Nízká rychlost ADC tento napětí na kód úměrný zpoždění.
Potřebuji informace o TDC logiku implementace v CPLD. Hlavním problémem je doplňkem designu TDC logiky. Jakýkoli posun comlementary hodiny signál pro vysokorychlostní diodový přepínač je rozkládat TDC Perfomance. Jakýkoli náznak o comlementary sygnal VHDL implementaci? |
| | Zpět na začátek | | | alphi
Založen: 23 prosinec 2001
Příspěvky: 440
Pomohl: 1
| | 02. červen 2004 16:41 Re: Digitální osciloskop projektu | | | Štítky: osciloskopem ADC osciloskopu čip čip čip osciloskop Osciloskop na čip na čipu osciloskopu |
|
| | Ahoj, všechny známé, které vzorek ADC čipu se používá v tek digitálního osciloskopu: TDS220? |
| | Zpět na začátek | | | Dainis
Založen: 15. květen 2001
Příspěvky: 1451
Pomohl: 56
| | 02. červen 2004 22:52 Re: Digitální osciloskop projektu | | | Štítky: osciloskopem ADC čip čip rychlým osciloskopem ADC čip osciloskop Osciloskop čip na čipu fast ADC osciloskopu na čipu osciloskopu |
|
| | alphi napsal: | | Ahoj, všechny známé, které vzorek ADC čipu se používá v tek digitálního osciloskopu: TDS220? |
Mám informace, že TDSxxx oscillscopes nemáte ADC rychle, ale pro rychlé vzorkování je použití CCD (Charge-vázanou zařízení device) přístroj, může to mít jiné jméno (nikoliv CCD) ....
ps
1) TDSxxx rozsahy je velmi dobré pro ni cenu!
2) Je velmi omezený kanál paměti
3) Vzorek signálu je hlučný |
| | Zpět na začátek | | | monnoliv
Založen: 09 březen 2004
Příspěvky: 100
Pomohl: 3
Lokace: Belgie
| | 03 června 2004 0:56 Re: Digitální osciloskop projektu | | | Štítky: epm3064 schematickém DSO schematickém |
|
| Děkuji vám všem za vaše rady.
Zejména Skov, jen pár otázek pro vás:
Proč EPM3064-7 nebyl rychlý enought?
Proč mám používat odpor k vytáhnout signálů JTAG (nevidí v docs)?
Pro Martingn: budu snažit vyhodnotit váš návrh, jak se zdá vgood (Nebyl jsem si vědom toho, že existují FPGA s RAM: sm15: a tak levné!).
| Citace: | | - Plné využití diferenciální OP při vstupu na ADC je lepší (větší hluk vztahu). |
že to, co jsem udělal, ne?
Děkujeme za Váš joc_26 FPGA poradenství, o překlad stránek, budu dělat to jeden den jen pro DSO (čekání na stabilní revizi tohoto DSO schematickém).
Pozn.: jsem prostě výpočet rozpočtu pro DSO: asi 250 právě u komponentů!
Nashledanou. |
| | Zpět na začátek | | | ME
Založen: 14. března 2002
Příspěvky: 1776
Pomohl: 11
| | 03 června 2004 1:35 Re: Digitální osciloskop projektu | | | Štítky: DSO schematickém DSO DSO FIFO schémata http://www.soudez.org/page_projet2.php |
|
| | monnoliv napsal: | Ahoj, podívej se sem http://www.soudez.org/Page_Projet2.php.
Jedná se o dva kanály DSO (2x100MS / s s FIFO), jsem právě dokončil schémata. Jedu na prázdniny návrhu PCB. Cílem tohoto projektu je, že mají levné vlastní napájen DSO na USB port. Open source návrhu, připomínky vítány!
@ , |
Vypadá to velmi pěkný projekt, ale to by bylo snadnější, pokud budete mít připomínky překládají stránky do angličtiny.
Moc nám porozumět francouzštině (včetně mě), ale my všichni rozumět anglicky tady v EDAboard. |
| | Zpět na začátek | | | martingn
Založen: 31. březen 2004
Příspěvky: 40
| | 03 června 2004 5:34 Digitální osciloskop projektu | | |
|
| Ahoj všem,
Monnoliv, podívejte se na nejlevnější FPGA @ ltera se s RAM included.ACEX 1K EP1K10 (3x512bytes)
Najdete pěkný projekt na http://fpga4fun.com která používá tento čip včetně některých aktivační kód.
Hopelly I začne prototyp brzy ...
S pozdravem,
Martin |
| | Zpět na začátek | | | Skov
Založen: 15 březen 2003
Příspěvky: 7
| | 03 června 2004 7:42 Re: Digitální osciloskop projektu | | | Štítky: epm3064 epm3064 projekt DSO DSO CPLD FIFO ADC DSO verilog verilog projektu |
|
| Nazdar,
>> Skov, jen pár otázek pro vás:
>> Proč EPM3064-7 nebyl dostatečně rychlý?
Měli byste napsat firmware pro tento projekt a zkontrolujte, že v simulátoru?
Proč si myslíte, že EPM3064-7 je dost?
Myslím, že to záleží na úkolech pro CPLD.
Můj projekt byl dokončen a plně simulované
v části verilog program pro CPLD.
Úkoly pro CPLD byla komunikace s vnějším FIFO, MCU, ADC,
Nastavení pro pre-history skladování velikost, spouštěcí úrovně a polarity,
vzájemné synchronizaci obou kanálů a mnoho dalších.
Pro mé úkoly EPM3064-7 nebyl dost rychlý.
>> Proč používat odpor k vytáhnout signálů JTAG (nevidí v
>> Docs)?
Existuje mnoho dokumentů o @ s ltera stránkách;)
Viz docs na ByteBlaster.
O velikost paměti.
Myslím, že v paměti 3x512bytes není dost.
Například DSO od Tek má 3.5KB paměti.
Ostatní distribuční soustavy má 100 kilobajtů paměti a více.
Pozdravy,
S |
| | Zpět na začátek | | | pisoiu
Založen: 31. prosince 2002
Příspěvky: 894
Pomohl: 24
Poloha: Rumunsko
| | 03 června 2004 8:11 Re: Digitální osciloskop projektu | | | Štítky: osciloskopem ADC čipu digitálního osciloskopu FIFO FIFO digitální osciloskop Osciloskop FIFO čip čip čip osciloskop Osciloskop na čipu |
|
| | alphi napsal: | | Ahoj, všechny známé, které vzorek ADC čipu se používá v tek digitálního osciloskopu: TDS220? |
Jsem otevřel TDS2014 (4 kanál 1gsps), aby zjistili, co je uvnitř. Jejich použití dvojice čipů pro každou dvojici kanálů. To se zdá, že jeden čip se zesilovačem a odběr vzorků, a druhý FIFO. Vstupní bod nemá mnoho komponent kolem, všechny jsou pasivní. Jedinou účinnou jedno se zdá být AC / DC optomos switch. Každopádně, čipy jsou proprietární vzorů, vyrábějí Národní. Ani jediný bit na informace o nich na netu. Jsem připojen pic s nimi.
/ pisoiu
|
| | Zpět na začátek | | | se06745
Založen: 03 červen 2004
Příspěvky: 26
| | 03 června 2004 10:33 Re: Digitální osciloskop projektu | | | Štítky: ris osciloskopu |
|
| Nazdar!
Proč všechny osciloskopy jsou omezené 5 V-5V?
Původní nemají tyto nízké napětí limit.
díky
 |
| | Zpět na začátek | | | pisoiu
Založen: 31. prosince 2002
Příspěvky: 894
Pomohl: 24
Poloha: Rumunsko
| | 03 června 2004 10:48 Re: Digitální osciloskop projektu | | |
|
| Předpokládám, že jste mluvili o napětí vstupní limity. Ne všechna tato omezení, ale ty mají vysoký výkon. Důvodem je skutečnost, že vysoký výkon osciloskopy mají velmi široký vstupní pásma. Za účelem dosažení tohoto cíle a dobré linearity průběhu celého frekv. rozsah, vstupní zesilovač musí mít nízké vstupní kapacitní. Vysoké napětí ochrany obvodů, až stovky voltů přidat nežádoucí kapacitní na vstupu. A kromě toho, že je to nepraktické. Pokud trávíte hodně peněz na 1GHz pásma DSO, většinou budete měřit vysoké frekvence. signály, které jsou nízké napětí, spíše než to, co je na zdroji elektrické energie. Pro vyšší napětí, 1:10 nebo vyšší sazbu dělič sondy jsou k dispozici v každém případě.
/ pisoiu |
| | Zpět na začátek | | | Skov
Založen: 15 březen 2003
Příspěvky: 7
| | 03 června 2004 11:13 Re: Digitální osciloskop projektu | | | Štítky: osciloskopu impedance |
|
| Obvykle je vstupní řetězec osciloskopy má nízký odpor (50 .. 150 Ohm), v souladu s nízkou impedancí kabelu
která je spojena s osciloskopem. V ztlumen energie pro vstup řetězce je omezena. |
| | Zpět na začátek | | | monnoliv
Založen: 09 březen 2004
Příspěvky: 100
Pomohl: 3
Lokace: Belgie
| | 03 června 2004 15:23 Re: Digitální osciloskop projektu | | | Štítky: DSO DSO schematický schémata |
|
| Skov? Jsem viděl na několika DSO 1Meg vstupní impedance.
martingn, jde o ACEX 1K EP1KX0, pokud jsem dobře pochopit strucure tohoto přístroje, musí být nastaveny při každém zapnutí. Jak se dělá s vloženými procesor, EEPROM? Máte schémata?
Pozdravy, |
| | Zpět na začátek | | | ME
Založen: 14. března 2002
Příspěvky: 1776
Pomohl: 11
| | 03 června 2004 15:41 Re: Digitální osciloskop projektu | | | Štítky: osciloskop Osciloskop impedance impedance shoda shoda impedance shoda s osciloskopem |
|
| | Skov napsal: | Obvykle je vstupní řetězec osciloskopy má nízký odpor (50 .. 150 Ohm), v souladu s nízkou impedancí kabelu
která je spojena s osciloskopem. V ztlumen energie pro vstup řetězce je omezena. |
To není pravda, obvykle vstupní impedance osciloskopy je 1 MΩ | | ~ 10-100 pF.
Použití 1:10 sondy, vstupní impedance je 10 MΩ a capitance je nižší než u 1:1 sondy s 1:100 sondy, vstupní impedance je 100 MΩ a capitance je dokonce nižší než u 1:10 sond.
DSO to jako Tektronix TDS TDS 1000 & 2000 série například vstupní impedance 1 MΩ | | 20 pF.
Pokud jste se zajímali o trasferring maximální výkon, měli byste používat nízkou impedancí impedances pro vyrovnání, ale s osciloskopy a voltmetres vás zajímá pouze v převedení maixmum napětí, whitout čerpání z jakéhokoli současného zdroje, takže vstupní impedance je obvykle> = 1 MΩ. |
| | Zpět na začátek | | |
|
|
|
