žádné syntéza nástroj by mohl přeměnit RTL kód na čistě bráně?

[asueee0]

jakékoliv syntéza nástroj by mohl přeměnit RTL kód čistě na úrovni provádění bránu?

 

[gliss]

Zkuste Magma Odstřel
http://www.magma-da.com/c/ @ WgnCXEhDu5aa./Pages/BlastCreate.html

 

[asueee0]

ale zdá se, že není demo verze ke stažení na rozdíl od ModelSim a synplicity.

 

[Sky High]

Logika syntéza je nástroj k synthsized RTL popis do brány-úrovni netlist.Tyto nástroje mohou být Synopsys Design překladačů nebo Design Vision, nebo MentorGraphics LeonardoSpectrum.
Takže pokud chcete RTL -> Gate, jinak co může být kromě použití logiky syntézu nástroj?

 

[asueee0]

HI, Sky High,

Slyšel jsem, že většina těchto nástrojů, a já používám firem Synplify pro, nicméně, to se provádí RTL do něčeho, které jsou založeny přístroje (ze všech druhů FPGA ohýbačky) spíše než v primitivních bráně úrovni.Pro praktické inženýry, to je samozřejmě to, co chtějí, ale pro HDL začátečníka, jako jsem já, chci vidět, jak to vypadá, že v čistě bráně úrovni, to je důvod, proč jsem požádal o takové Synthese nástroj.tak někdo dá nějaké vodítko?díky.

 

[Červená řepa]

Stačí se podívat na RTL zobrazení v Synplicity, bude to show vašeho návrhu na obecné úrovni RTL (spíše než zařízení LUT úrovni).

 

[Sky High]

Pokud je mi známo, protože jsem je využívali již dříve, LeornardoSpectrum a Design překladačů / Vision má několik Informace o úrovních, od čipu nebo systémové úrovni, úrovni komponentů, dolů k bráně úrovni, kde můžete vidět propojení nespočet vrata od vstupu do výstup.Rovněž upozorní na kritické cestě!Jsem si jist, ostatní konkurenční nástroje jako Synplicity má to taky.Slyšel jsem o Synplicity, protože jeden z mých přátel použita pro FPGA-založený projekt pro automobilový systém ovládání pomocí CAN.

 

[louisnells]

Zkuste XILINX WebPack nebo ModelSim.

asueee0 napsal:

jakékoliv syntéza nástroj by mohl přeměnit RTL kód čistě provádění bráně úrovni?