32 bit divize v Verilog

[sameem_shabbir]

Ahoj všem AOA musím rozdělit dvě 32bit čísel v Verilog pro můj projekt, který je na Spartan3 Starter Kit. Dalším problémem je, že odpověď o rozdělení vždy b / w 0 a 1 . tj. vždy ve zlomcích (s výjimkou 1) Jak to mám udělat. Potřebuju kód na to. [/i]

 

[echo47]

Zkuste použít "Divider Generator" nebo "Zřetězené Divider", které jsou součástí generátor jádro, které je součástí ISE. Nejsem si jistý, jestli vytvářejí čitelné HDL, ale budou vám modul, který můžete přetáhnout do projektu FPGA.

 

[sameem_shabbir]

Byl jsem schopen najít hlavní generátor nebo pipline děliče se u plz vysvětlit, odkud bych si to [size = 2] [color = # 999999] Přidáno po 1 hod. 9 minut: [/color] [/size] sory jsem našli jádro generátoru a piplined děliče, ale soubor, který Verilog hlavní generátor generoval obsahuje modul konkretizaci (sdivider_v3_0), odkud bych měl dostat, že kód

 

[echo47]

Prosím, objasnit - Potřebujete plné Verilog kód děliče, nebo si jen potřebujete pracovat dělič, který můžete přetáhnout do projektu Verilog? Xilinx Řetězené Divider jádro může poskytnout pouze soubor NGC (obsahující zkompilovaný sdivider_v3_0) se žádný kód Verilog. Jestli je to pravda, pak si můžete dát soubor NGC do projektu ISE, instanci wrapper Verilog soubor, a nyní máte funkční oddělovač.

 

[sameem_shabbir]

Potřebuji pracovat dělič, ale problém je I dont dostat nějakou souboru NGC hlavní generátor vytváří čtyři soubory. Veo,. ASY,. Sym,. V. Nyní soubor do kterého bych měl v mém projektu, nebo si u chceš říct, že jsem instanci modulu a bude fungovat

 

[echo47]

Žádné NGC soubor? To je divné. Po kliknutí na "Vytvořit" Viděl jsi nějaké chybové hlášení? Nebo možná jste omylem vybrali možnost, která nějakým způsobem způsobí, že výstupní soubory přeskočit. Poté, co jsem tvořit jádro, vytváří tyto výstupní soubory a zobrazí readme, která stručně popisuje je: div.v, div.veo, div.ngc, div.xco, div_xmdf.tcl, div_flist.txt a div_readme.txt. Jsem pomocí ISE 9.2.04i a ISE IP Update 2. Ujistěte se, že jste si aktualizaci verze ISE s nejnovějšími "ISE aktualizace Service Pack" a "ISE IP Update". Můžete zkontrolovat verzi kliknutím na Nápověda-O v základních Generator. http://www.xilinx.com/support/download/index.htm

 

[sameem_shabbir]

thnx hodně Našel jsem chybu v MOŽNOST ZÍSKÁNÍ jsem klikl Edif netlist Teď, když jsem klikl NGC soubor, dal mi pravý výstup teď, co dělat dál Pokud se i zkopírovat soubor NGC v projektu a bude fungovat