3D-Port Array (přírodní rozmezí <>)

V

vollbr0t

Guest
Dobrý den, chtěl bych vytvořit modul (A) s 3D-pole port. Chcete-li vytvořit pole-port musím použít packge deklarovat typ pole. Dělám to takto: TYPE test_type je array (přirozeného výskytu, přirozeného výskytu, přirozený rozsah) std_logic, musím použít "přirozeného areálu" pro všechny tři rozměry, protože portwidth závisí na generika předán: osoba je obecný (gen_1: přírodní: = 5, gen_2: přírodní: = 6, gen_3: přírodní: = 7), port (matice: IN test_type (gen_1 downto 0, gen_2 downto 0, gen_3 downto 0)); simulace funguje dobře s touto , ale v syntéze mi "Matrix není zatím podporován" na 3D-Port-Line. Vzhledem k požadované "přirozeného výskytu" Nemohu použít podtyp pro prohlášení v balení a složení generik na balíček nelze použít přírodní areál rozšíření není možné. Máte nějakou představu, jak to syenthesis? S pozdravem, Jan
 
Jediná odpověď je použít jiný synthesisor. vícerozměrná pole se nepoužívají příliš často a některé synthesisors nemusí podporovat. Proč synthesisor a jakou verzi používáte? Ale moje otázka je, proč jste udělali 3D matice std_logic? Proč jste havent 2D matici std_logic_vector?
 
Já nemyslím, že by jeho možné prohlásit něco jako: TYPE test_type je array (přirozeného výskytu, přirozený rozsah) std_logic_vector (přírodní řada), * úpravy jsem pomocí ISE 13,2
 
1. musíte nastavit délku std_logic_vector, když prohlásil, takže to by mělo být: Typ test_type je array (přirozeného výskytu, přirozený rozsah) std_logic_vector (7 downto 0), pokud najdete VHDL 2008 kompatibilní synthesisor, , kde si můžete nechat std_logic_vector jako přirozeného výskytu. Já bych se vyhnuli deklarování pole std_logic - to je život trochu nepříjemné. 2. I dont použití ISE, ale vím, že Quartus (Altera), by pravděpodobně podporovat. Xilinx je známé, že je trochu pomalý dohnat ostatní!
 
ale to je problém: všechny tři dimenze musí být obecný!
 
Možná budete muset udělat soft-typu. např.: std_logic_vector (M * N * P-1 downto 0), a pak provést indexování, aby se určité položky.
 

Welcome to EDABoard.com

Sponsor

Back
Top