8-bit binární dělič

[harry_madaan]

hii evrybdy,

Chci design 8-bitové binární dělič .. své tranzistorové úrovni provedení .. a thn musím optimalizovat pomocí své criitical prodlení za nejhorší vstup vzor.

může anybdy HLP mě, nebo průvodce mě v tomto ohledu

Odkazy, pdf souborů a e-knihy budou b hlpful ...

doufám, dříve odpověď

thnxs předem

pustošit

 

[tarkyss]

obnovit, non-restore, SRT jsou populární algoritmy
obnovit je nejjednodušší, ale rychlost je nejpomalejší
SRT je velmi složité
Pokud chcete realizovat dělič v tranzistoru úrovni
Myslím, že nejsou-restore možná dobrá volba,
http://tima-cmp.imag.fr/ ~ Guyot / Cours / Oparithm / anglicky / Divise.htm
http://bwrc.eecs.berkeley.edu/IcBook/Projects/Divider% 20Background.pdf
http://pluton.ijs.si/ ~ marjan/parnum05/book/trummer1.pdf

 

[cnspy]

Co je hlavním tématem dělič design?

 

[harry_madaan]

Klíčovou otázkou je tranzistor na úrovni provádění s minimálním zpožděním.

thnxs
pustošit

naděje odpověď FRM u

 

[tarkyss]

jako ostatní ASIC design, rychlost, síla, oblasti jsou klíčovou otázkou, jak je pro tranzistor na úrovni, myslím, že jak implemente snadno je také klíčovou otázkou,