8-bit data 4-bitové snímače (Verilog HDL)

[sickmuse]

Data, která je odeslána z FPGA je v 8-bitové podoby. Vzhledem k tomu, kodér na vysílači obvody mohou přijímat pouze 4 bity. Různých kódovacích byly vyzkoušeny, ale to jen nezdá do práce. Každý, kdo udělal něco podobného dříve? Nebo je tam nějaký vzorek kódování na to? Díky! : D

 

[yx.yang]

Můžete poslat z 8 bitů dat ve dvou balení. To znamená: první rozeslat trochu [07:04], a poté vyslat bit [03:00].

 

[sickmuse]

A co obdrží část? Správní rada může přijímat DE1 docela dobře. Ale to je displej špatně. Předpokládám, že to má zobrazit všechny 8-bit, ale pouze 4 LED diody se rozsvítí a neustále mění od MSB k LSB, a vice versa. to nevypadá, že dohromady dva 4-bitových dat do 1 jediného 8-bit.