B
Buenos
Guest
ahoj
Mám FPGA lepidlo-logic projektu, kde chci, aby velmi krátký reset puls pro management logiku moci, která sestává ze 100 ... 200 flip-flopy.
Kolik je minimální reset trvání impulsu, co bych měl použít?
Myslel jsem, že na 50 nám.
Čip je Actel ProAsic-3 FPGA 1Mgates, ale tento reset nebude používat všechny logiku FPGA, jen tím, že zmíněné částky flip flopy.Zbytek logiky bude probíhat od systému, reset, který bude 200 ms.
Mám FPGA lepidlo-logic projektu, kde chci, aby velmi krátký reset puls pro management logiku moci, která sestává ze 100 ... 200 flip-flopy.
Kolik je minimální reset trvání impulsu, co bych měl použít?
Myslel jsem, že na 50 nám.
Čip je Actel ProAsic-3 FPGA 1Mgates, ale tento reset nebude používat všechny logiku FPGA, jen tím, že zmíněné částky flip flopy.Zbytek logiky bude probíhat od systému, reset, který bude 200 ms.