R
Ramesh Vallimuthu
Guest
Proč nemůžete používáme PERL pro ověření návrhu ASIC, protože má velmi dobré vlastnosti ve srovnání s Verilog systém? Některé důležité funkce systému Verilog: Funkce zděděné z HDL Verilog, VHDL, C-vynucené náhodné generování stimulů funkční pokrytí Rozhraní tvrzení vyšší úrovně struktury, zejména objektově orientované programování multithreading a komunikaci mezi Podpora HDL druhy, jako jsou Verilog s 4 - Státní hodnoty Stejné vlastnosti jako systém Verilog v Perlu: můžete napsat na balík odkazů Verilog HDL, VHDL, C napsat balíček pro omezení náhodných podnět generace meziprocesové oops komunikační koncept můžete napsat balíček pro pokrytí nástrojů pro úlohy správy systému silné řetězce manipulace funkce si může vybrat každý jednu odpověď.