Asynchronní komunikace systému

[arunragavan]

Má někdo nějakou představu o tom, jak simulovat asynchronní komunikace režim mezi dvěma bloky za použití FIFO .. design má dva FIFO ..jeden se chová jako odesílatel a další jako přijímač ..

Chci vědět soubory, které se podílejí n simulaci ..a chci vědět, jak na design PCC?-pausable clockin systému ..

S pozdravem,

 

[chinara]

Věřím, že asynchronní komunikaci mezi dvěma FIFO je poměrně obtížné.Proč ne synchronní komunikaci?

 

[crazy_man]

Její jednodušší design syc komunikaci mezi 2 FIFO spíše než async.komunikace.

 

[arunragavan]

vlastně jsem projektování GALS procesor, který má asynchronní komunikaci systému, kde komunikace mezi dvěma bloky, které jsou taktované samostatně ..
synchronizaci komunikace není možné ..to je důvod, proč jsem třeba nastavit tento typ komunikace usin dva FIFO ..

S pozdravem,