Bad lowB koutek v bandgap

[Rocko]

Ahoj
Jsem navrhování bandgap CMOS obvodu a jsem rád, že přišel až 10mV na většinu simulací Koutek (typická je lepší než 2-3mV).
Nicméně, rohy, kde jsou BJTs nastavena na hodnotu Nízká B bandgap napětí je větší než 70mV přes typ koutek a roste s vyšší teplotou což mi celkový výkon asi 25mV (horší oddělené roh), což je velmi špatné!

Má někdo řešení anihilate B-Variace BJTs?
ovlivnění ...kaskádové ...co?

thx za odpověď

Rocko

 

[electronrancher]

pokud beta je nízká, VBE je vyšší.Přidáte-li pevnou ptat napětí, celková bandgap napětí je vyšší.neexistuje žádný trik vím kompenzovat různé VBE (tj. různé beta), nebo jinak bychom nemusí výbava některou z našich bandgaps!

takže můžete zvážit ořezávání zisk odpory, nebo můžete zjistit, zda 70mV VBE je opravdu pravděpodobné - že může být rohu WC, ale FAB by musel být v docela líto, tvar, aby skutečně dát tento druh změny.BTW - co je beta na tom rohu?50 s typickými 200?mých výpočtů říci, že 70mv je docela pesimistický v případě, jako je tato.

70mV je asi 6%.dobrou postavu zásluh je o 3% na kvalitní bandgap, pre-trim.(37mV), ale pokud používáte standardní buňky (Brokaw, atd.), je to jen variace FAB, a má málo co do činění s vaší obvodu, za předpokladu, že víte, co děláte, a buňka nemá žádné boobytraps.Jen jsem běžel můj nejnovější bandgap z beta od 50 do 250 a to přišlo až jako 34mV variace.ale na jednu oplatku jsme viděli, 0,6% (7mV) variace, a co šíří od nejvyšší po nejnižší šarže kdy bylo o 1,5%.

soooooo - musíme zvážit, zda beta variace 50-250, je rozumné, nebo to znamená, fab, je dovoleno, aby byla mimo kontrolu, zatímco oni ještě vás zaplatit za svůj oplatek?kdyby to bylo mnou, a máme hodně nízká 6%, poslal bych oplatky zpět a najít FAB, která může řídit jejich difuze.Jen mi ale!

 

[Rocko]

Díky za odpověď,
současný zisk stanoviště hraniční kontroly, je opravdu nízká jsem si všiml, (2 <beta <10), Mabe jeho 'příčina "pseudo" vertikální bipolární tranzistor použitý v CMOS?
I používat jádro-bandgap rozložení IEEE papíru "s nízkým napájecím napětím vysokého napětí PSRR odkaz v CMOS procesu" od Khong-Meng Tham a Krishnaswamy Nagaray, který využívá kombinace několika současných a bipolární-emiter oblasti.
Půjdu a zkuste rozložení z jeho knihy Razavi (obr. 11.35), Mabe vykonává lepší v mém případě ...

pozdravy Rocko

 

[sunking]

ano, beta na BJT v CMOS je velmi nízká.
Nejlepším způsobem je oříznutí

 

[electronrancher]

vynásobením proudu je horší než více diody, protože nyní vaše Vt má nesouladu závislosti na MOSFETy, který je vždy horší, než jen s použitím zrcadla rovně.

Nechápu, proč vertikální beta je tak špatná - obvykle vertikální je docela dobrý ve skutečnosti, budete muset přidat pohřben vrstvu, aby to tak zlé.