balené fifo - součásti balené fifo neexistuje vůbec

[ramzitligue]

ahoj, já cvičení FIFO, že i generovány z jádra genrator ze Xilinx, ale když já se syntézou Zjistil jsem, že nebere žádné plátky na FPGA a behaviorální simulace složky zabalené fifo neexistuje vůbec: je to chybí i když kompilace Simulace HDL libraries.can mi pomoci?

 

[rberek]

Podívejte se na soubor, který RTL Xilinx vytvořené pro vaše jádro.Paměťové jádro je pravděpodobně obklopen / / syntézu translate_off Pragma.Vzpomínky jsou jako jádra nejsou syntetizovány, a tak se jeví jako černé skříňky v syntetický netlist.

Není to až místo a trasa je spuštěn, že se zdá, plně funkční, v netlist.

rb

 

[ramzitligue]

a pro simulaci? proč zabalené složka chybí? to způsobit nějaký problém?

 

[rberek]

Co tím myslíte chybí?Jaká část z FIFO chybí?Líbilo se vám vygenerovat behaviorální nebo strukturální model? Rb

 

[ramzitligue]

model.i chování znamená, že složka zabalené fifo existují v souboru FIFO, ale zabalený soubor FIFO deasn't existují

 

[dinesh.4126]

v simulaci svém důsledku unavailablity z XILINX IP CORE knihovna v ModelSim