P
petrklíč
Guest
Ahoj všichni,
Zajímalo by mě, jaký je rozdíl ve výsledku při použití hranice-scan nebo slave sériové konfigurace režimu v programovém Xillinx FPGA.
Má někdo ví, co "Daisy-řetězce konfigurace" v režimu Serial slave?
Uvědomuji si, že v okrajových-scan konfigurace režimu, TCK (test hodiny) je používán, zatímco v slave-serial mód cclk je používán.
Díky předem.
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />
Zajímalo by mě, jaký je rozdíl ve výsledku při použití hranice-scan nebo slave sériové konfigurace režimu v programovém Xillinx FPGA.
Má někdo ví, co "Daisy-řetězce konfigurace" v režimu Serial slave?
Uvědomuji si, že v okrajových-scan konfigurace režimu, TCK (test hodiny) je používán, zatímco v slave-serial mód cclk je používán.
Díky předem.
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />