BPSK frekvence a fáze Offset odstranit pomocí VHDL

[abhisheknag]

Dobrý den, píšu si BPSK demodulátor pomocí VHDL pro Xilinx Vertex2 Pro FPGA. Budu stále IQ údaje, z nichž budu dělat na demodulaci. Nicméně, IQ data různé fáze a nastavení offsetu, které musí být opraveny před těžké rozhodnutí dekódování může být provedena. Má někdo realizován frekvence a fáze vyrovnání odstranění pomocí VHDL / fixní bod algoritmy? Jak se mohu obrátit to. Je tam někde najdu kód na to? Díky a pozdravem, Abhishek

 

[bmwcoupe]

ahoj, co potřebujete vložit I / Q do A / D převodníku a dostanete (např.) 8 bitové datové sběrnici I, a tak pro část Q, a to vše 16 bit, ale můžete se připojit k FPGA. jde.