C-zaloľená Ověření Životní prostředí

[paulki]

Nazdar,
V C-založené ověřování prostředí (Předpokládejme Testbench, Testcases a všech složek životního prostředí, jako je Monitor, Checker, skóre-všechny desky jsou psány v C, DUT je psáno buď Verilog / VHDL), jak vytvořit Hodiny Zdroj?V takovém prostředí je ověření nějaké jiné problémy se potýkají?
Prosím, odpovězte na tuto otázku, protože jsem pracoval nejsou v žádném kompletní C-založené prostředí.Prosím, ignorujte tuto otázku, pokud vůbec není relevantní.

-Paul

 

[sharanbr]

Ahoj Pavel

V mé zkušenosti, jsem vždycky viděl povinnost používat spolu s HDL C vytvořit ověřovací prostředí.Kolik byste chtěli dokončit v C a jak moc se liší v HDL.

V C Verilog prostředí, načasování aspekty jsou modelovány v verilog a věci, jako jsou dynamické přidělování paměti, datové struktury
atd. jsou uloženy v C

Komunikace mezi verilog a C je stanovena pomocí PLI.
Vždy pamatujte, že C je pasivní v tomto typu prostředí a nemá pojem času jako takového.Například, není možné čekat, až 10 hodinové cykly, 10 ns atd.

V tomto typu prostředí, pamatujte, že vlákno, které může pozastavit a obnovit nikdy nemůže být v C. Typickým příkladem je zkouška, která vyzývá / triggers mnoho jiných metod a čeká, až akci.Takže test vlákno má být v verilog.

Podobně někteří lidé používají systemc místo verilog k modelu načasování.

Jsem dosud viděl jeden ověřovací prostředí, které běží kompletně v C. I v případě, že jsou některé příklady, tam bude vždy být pod kapuci HDL motorů, které by mohly být transparentní pro uživatele, ale přesto poběží.

Existuje několik technik vytvořit ověřovací prostředí zcela v C, ale úsilí vyžadované a omezení těchto metod ukládat příliš mnoho.

Pozdravy,

 

[ljxpjpjljx]

Také můžete použít systém-c model udělat testbench!