Cadence LVS Net-seznam Nejasnosti

J

jasonmgeorge

Guest
Mám potíže s LVS provádění jednoduchých zvlnění-carry "zmije v Cadence. Jsem stavební 21-bit RCA pomocí plné výbavu a buněk měniče standardní Postavil jsem předtím. Již jsem používal tyto buňky v jiných vzorů bez problému. Z nějakého důvodu s RCA se mi "čisté-list nejasnosti byly vyřešeny náhodného výběru" pro mnoho mých A a B vstupy, které byly začleněny do plné výbavy. termbad.out: T -1 in_a0 / in_a0? Terminál in_a0 v rozvržení, je uzavřeno na terminál in_b0 ve schématu. T -1 in_b0 / in_b0? Terminál in_b0 v rozvržení, je uzavřeno na terminál in_a0 ve schématu. atd. .. Sítě se zdají být správně extrahovaného zobrazení. Snažil jsem se vyměňovat vstupy v uspořádání, které stále vede stejná chybová zpráva. Výměna vstupy do schématu, ale problém. Kicker je, že ne všechny vstupy musí být vyměněn (bit 0 generuje chyby, ale bit 4 není). Byl jsem tahat za vlasy ven přes tento hodiny nyní. Má někdo ponětí, co to může znamenat?
 
Po vytvoření vytěžené zobrazení, otevřete pohled a vytěžené v běhu LVS dialogovém okně klikněte na chyby. Nové dialogové okno zobrazující chybách. Pro každou chybu, můžete vidět sítí zvýrazněn žlutou extrahované zobrazení. Zkontrolujte, zda tyto zvýrazněné sítí v uspořádání a schéma pro připojení chyby. Doufejme, že si můžete zjistit své chyby.
 
Problém se zdá být s symetrie. Vzhledem k tomu, A a B jsou ekvivalentní obvody ve své plné výbavy design jsem se snažil přidat měnič na linku, která řeší chybu. Jsem jasné, proč jsem neměl problém s tímto dříve, nicméně. Nějaké nápady?
 
I dont pochopit, co máte na mysli zde symetrie a "A a B obvody jsou ekvivalentní". Jeho možné, že jsem nepochopil, co jste měl na mysli. Můžete prosím být více popisný?
 
Nejste si jisti, jestli to bude čitelné, ale vytáhnout nahoru a strhnout sítí pro mou plnou výbavu jsou symetrické. V tomto designu A a B jsou rovnocenné vstupy. [Url = http://images.elektroda.net/47_1287457763.jpg]
47_1287457763_thumb.jpg
[/url]
 
I dont pochopit jednu věc zde. Říkáte, že jeho 21 bit RCA. Ale vy jste jediný kousek vstup pro A a B. Jak to funguje? Shouldnt vstupy A a B být 21 bitové vstupy?
 
Jsem vyslán plnou výbavu schématu protože to zdůrazňuje symetrie přes A a B vstupy. Je 21-bit RCA schematicky zaměstnávání střídavého logiku. [Url = http://images.elektroda.net/76_1287554316.png]
76_1287554316_thumb.png
[/url] Poznámka výstup měniče přidány v bit 0 až přestávka symetrie. Tato opravuje chyby LVS pro tento bit pozici, jsou však z 20 kousků ještě vyřešena náhodným výběrem.
 
Ukázalo se, že problém byl s úpravami, že někdo jiný dělal na sadu design NCSU (a nikoli obvodu nebo nástroje).
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top