chyba v DC

[seanwu]

Musím používat DC V2004.06 k syntéze verilog jednoduchý design a výstup na kompilaci výsledky obou db a verilog formátu.Když jsem četl výsledek soubor do DC a spustit příkaz check_design se objevuje chyba: v db souboru bez chyb a varování, v souboru verilog několika buněk má plovoucí vstupních pinech.
Jak získat dobrý verilog gate_level netlist?

 

[heartfree]

Je to riziko, že buňky navrhování designu mají float vstupní pin.
si můžete prohlédnout, nebo použít jinou verzi DC.
Díky

 

[funzero]

Slyšel jsem, že tato verze je verze B-test pro uživatele.
nebo snad můžete kontrolovat váš kód, aby zjistili, zda float bráně můžete získat právo výsledek

 

[sxqzj]

Možná je to skutečně pravda, že nejnovější je vždy nejlepší!Pokud jde o mě, i použití velmi starou verzi, myslím,
že to také není dobrá volba, ale je to rozhodne o životní prostředí, takže je velmi škoda!

 

[haosg]

seanwu napsal:

Musím používat DC V2004.06 k syntéze verilog jednoduchý design a výstup na kompilaci výsledky obou db a verilog formátu.
Když jsem četl výsledek soubor do DC a spustit příkaz check_design se objevuje chyba: v db souboru bez chyb a varování, v souboru verilog několika buněk má plovoucí vstupních pinech.

Jak získat dobrý verilog gate_level netlist?

 

[horzonbluz]

Zkontrolujte, zda vaše DC instalační soubory pečlivě.
Pak můžete uzavřít co způsobuje tento problém.
Musím používat novou verzi DC 2004,06.Ale i dosud encounted tohoto problému.

 

[tavidu]

Je
to opravdu?příliš horible.
Já jsem nyní pomocí 03.06.je to v pořádku, pouze při použití change_name na TCL režimu, chyba bude vyjít