CLK generátor

[rixxy]

Potřebuji vytvořit CLK CLK a bar z jediné CLK generátor s frekvencí 27 MHz .. Snažil jsem se používat NAND zámek, ale ii našel překrývání BTW CLK bar a ČLK .. konstatuje, že budu mít ČLK bar od západka o / P a další o / p bude vysoká vždy (myslím, že i / p rychlost je velmi rychlý na okruh tak, aby doesnt reagovat na to).

 

[chinoRuiz]

Nemohl bys poslat schéma?
Nemyslím si představit, co je tvůj problém.

Možná budete muset projít CLK žlabu bránou a (pico bránu od Fairchild například) a CLK ~ přes bránu pico NAND mají podobné prodlevy mezi těmito dvěma.
Tam jsou brány z asi 2 ns zpoždění (měřeno, a 5 ns typické).

 

[ptoo30]

bez logické schéma asumption některé budou přidány do mého návrhu.Potřebujete 27MHz cl a xcl.jeden způsob:
1 násobit 27MHz do 54MHz pomocí doubler (zpoždění logiky NAND brána)
2 rozhraní, které 54MHz signál o 2 pomocí flipflop
3 Můžete použít výstup fr FF Q a XQ
4 Pokud tam zůstanou fáze rozdíl mezi Q a XQ (tradiční FF vidíte zpožděné XQ), můžete přidat 2 měniče na výstupu Q

sbohem

 

[rixxy]

ptoo30 napsal:

bez logické schéma budou některé asumption být přidány do mého návrhu.
Potřebujete 27MHz cl a xcl.
jeden způsob:

1 násobit 27MHz do 54MHz pomocí doubler (zpoždění logiky NAND brána)

2 rozhraní, které 54MHz signál o 2 pomocí flipflop

3 Můžete použít výstup fr FF Q a XQ

4 Pokud tam zůstanou fáze rozdíl mezi Q a XQ (tradiční FF vidíte zpožděné XQ), můžete přidat 2 měniče na výstupu Qsbohem