CMFB smyčky stability problém

P

pseudockb

Guest
Ahoj, já jsem v současné době projektování plně diferenciální skládaný cascode OTA s diferenciální zesilovač rozdílem sítě CMFB.My CMFB síť nemá se zdají být, jak by měla.Po nějaké čtení, k mé chápání je, že smyčka CMFB by měla být stabilní, aby negativní zpětné vazby, aby kop palců Moje otázka je, jak jsme obvykle simulovat frekvenční charakteristiky těchto smyčky?

Další otázkou, kterou bych se chtěl zeptat, že: Jaká je funkce testbench v PG 35 z těchto dokumentů?
http://amesp02.tamu.edu/ ~ sanchez/607% 20CMFB-FEB2005.pdf
Díky za pomoc.

 
Na stránce 35, VCM dát společný režim napěťový vstup, L je izolovat vstup do uzlu výstupu OTA.Vlastně, to je test CMFB přenosu

 
Nejsem pomocí zjevení.Pořád mám určité pochybnosti.Zaprvé, nebude cívky, které jsou zahrnuty v testbench výše obvodu vliv na frekvenční odezvu smyčky?Za druhé, je-li smyčka CMFB je nestabilní, pak výstupní napětí v běžném režimu nebude jako to, co se očekává.Některé z tranzistorů nebude v nasycení regionu.Je to přesně simulovat frekvenční charakteristiky těchto smyčky CMFB v případě, že tranzistory nejsou ani zaujatý správně?Díky

 
Ano, máte pravdu.Tlumivky skutečně vliv na vedení CMFB přenosu.Snažil jsem se dát test signálu na referenční straně, ale stále se zdá není správné.Každý, kdo má experence udělat převod CMFB funkci simulace?

 
Já také chci vědět, jak definovat de smyčkový zisk a smyčky fáze CMFB a VFMB loop.In LDO smyčky, je snadné udělat AC simulace vidět smyčkový zisk a pahse rozpětí, ale když systém becoms přepnutí režimu, jak můžeme dělat? třeba simulovat ovládání výstup zpoždění?

 
pseudockb napsal:

Nejsem pomocí zjevení.
Pořád mám určité pochybnosti.
Zaprvé, nebude cívky, které jsou zahrnuty v testbench výše obvodu vliv na frekvenční odezvu smyčky?
Za druhé, je-li smyčka CMFB je nestabilní, pak výstupní napětí v běžném režimu nebude jako to, co se očekává.
Některé z tranzistorů nebude v nasycení regionu.
Je to přesně simulovat frekvenční charakteristiky těchto smyčky CMFB v případě, že tranzistory nejsou ani zaujatý správně?
Díky
 
Díky za Vaši odpověď.Ale já jsem stále není jasné.Dovolte mi zopakovat svou otázku.Za prvé, Rozhodl jsem se tranzistor dimenzování na požadovaný výkon v běžném režimu napětí (VOCM).Nicméně po spuštění simulace, VOCM není v blízkosti a její očekávané hodnoty.Jeho hodnota je v blízkosti buď napájecí napětí.Hodnota je stejná, když jsem odstranit smyčky CMFB.Proto jsem došel k závěru, že můj CMFB smyčka nefunguje vůbec.Zde přichází na otázku.Co je příčinou této smyčky CMFB nefungují?Je to pouze kvůli nesprávné ovlivnění stavu, nebo je to vzhledem k nestabilitě smyčky CMFB?

 
Jaký druh simulace u měl ran?přechodné nebo AC?
U by měl vždy běžet open-smyčky AC analýza první, po tomto sim, bude u vědět, zda ur OP nebo CMFB je zaujatá na správných místech, nebo ne.U najdou DC zisk, UGB, PM.
pak u můžete udělat uzavřené smyčky analýzu, která je přechodové analýzy.
Pouze uzavřená smyčka má stability problém.

 
Jen jsem běžel otevřené smyčce AC analýzy before.So, jestli ti rozumím správně, z důvodu, že moje VOCM není na požadovanou hodnotu, je v důsledku špatného stavu ovlivnění DC, spíše než nestabilita smyčky CMFB?

 
ano!
pokud je to možné, může u post výsledek AC reakce ur, a jeho testbench, a můžeme zkontrolovat pečlivě.

 
Díky za pomoc.Budu se snažit, aby mi DC zaujatost správné první.

 
Tak nech mě dostat to správné, stabilita CMFB je určena otevřené smyčky.Tato simulace může být provedeno pomocí testbench na pg.35.Aby CMFB se nedotýká dobou ustálení hlavního zesilovače jeho jednoty zisk frekvence by měla být větší, než je zesilovač.Je jednota zisk frekvenci CMFB měřeno od otevřené smyčky pomocí testbench na pg.35?

Díky

 
Kde mohu najít informace v plně diferenciálních zesilovačů s zapnutý kondenzátory.Mám okruh, který musím analize (ADC převodník) a I dont velmi dobře víte, jak se chová napětí před a po přenosu náboje.

 
Jedna chyba se stane test konfigurace v page.35.Vstupní signál
by měl být rozdíl režimu test.Takže, jakmile jsme se do společného režimu test
bychom měli dát společný režim vstupního signálu, ne?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top