CMOS Technologie s nízkou spotřebou?

CMOS logika je řízen napětím namísto současných, jako je bipolární technologie, takže není nutné Základní proud. To je již jedním z faktorů pro snížení výkonu. CMOS lze snadno zmenšit z říci 1.0um do 0.18um nebo dokonce 0.09um, tak parazitické SZP je zmenšit dobře, tak přepínání proudu je snížena, dále k omezení výkonu. CMOS logika je železniční do-rail, takže snížení prahové napětí v PMOS a NMOS pomáhá napětí nutné, tak 3,3 V až 1,8 V 0.35um v 0.18um, tedy další snížení spínací proud, spotřeba energie dále snížit. Unikající proud je obvykle mnohem méně, kromě hluboké submikronových z 0.18um
 
SORRY! Argument, že CMOS je nízká, není správné. Je to okruh architektury pro logický obvod, který se mylný závěr, že CMOS je nižší výkon. Podrobné Důvodem je, že s doplňkovými zařízeními by poměr statické dynamický proud být velmi nízká. Podobně jako u typických digitálních obvodů a použití systému, kde na okraji cesty v 20ps, ale doba je pouze 2ns. Takže až statický / dynamický proud poměr 0,01 Vše je v pořádku. Pokud se statické nárůst spotřeby energie obvodu dominuje statické energie. Doplňkové okruhy mohou být také s doplňkovými bipolární. Úniku je již nyní nižší, takže je tento poměr vyšší. Na 45nm S / D a brány úniku vládnout a multigate tech musí být použit. V této době náklady výhodu MOS ve srovnání s bipolární pokles. Nakonec jsem Viz speciální zařízení z mechanismu bipolární, ale vypadá jako MOS zachování nízké statické / dynamické poměr.
 
V podstatě souhlasím s vaší agrument. To, co jsem myslel, že obecnou představu většinu času CMOS logiky by měl být poměrně s nízkou spotřebou energie ve srovnání s jinými technologiemi, pokud se bavíme o stejné logické funkce, takže ve skutečnosti je tato otázka je příliš široká diskutovat tady, ale jedna věc je zcela jisté, za posledních 30 let, s výjimkou v současné době v hluboké submikronových technologie (nemluvíme o únik zde), pokud chcete mít minimální režimu spánku nebo úsporného režimu proudu proud obvodu CMOS je vždy nejlepší.
 
Ahoj Souhlasím s u číslicových obvodů mají velký dynamický proud Můžete plz jasně vysvětlit aktuální statické?
 
Z hlediska logiky ovládajících, "dynamický" znamená logiku přepínání "statické" znamená logika je stabilní v jednom státě. "Statické" proud by mohlo znamenat, když logika je stabilní, aktuální to konzumovalo sebe a na zatížení. Je-li zatížení je odporová, pak víte, že výsledek. Pokud je zátěž kapacitní, pak to nebude mít statický proud, s výjimkou úniku "dynamic" proud by mohlo znamenat, spínací proud nabíjení / vybíjení vnitřní parazity SZP vliv na logiku pro změnu z jednoho státu do druhého. Také zahrnuje natáčení-thru proudu při přechodu a nějak to může dominovat v případě, že návrh nedokáže být dobrý
 
Díky moc za info výše Když mluvíme ABT CMOS obvodu (jednoduchý měnič)? Jak můžeme říci, že je nízká? Je to z důvodu vysokého dynamického proudu? (High Dynamic proudy, protože lze očekávat, že velké rozdíly ve vstupní napětí v krátkém časovém období), jsem nedostal statické Současné pojetí skutečnosti, bude nízká v porovnání s dynamický proud? Proč tomu tak je?
 
Tam je chyba na BJT vs argument, CMOS uvedeny výše: BJT jsou stále koncové faktorem 10x v hustotě integrace, tak i srovnání mezi tím BJT a CMOS pro napájecí obvody digitální spotřeba je neplatný. Pokud se BJT se zmenšen, aby podobné velikosti jako CMOS které v současné době je (45nm), statické proudy by se zvedla způsobem srovnatelným s tím, co bylo vidět v CMOS, který je v případě BJT může být ještě provedeny práce v těchto geometrií.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top