Co dělá tento zápis VHDL znamená?

[frznchckn]

Můj kolega a já jsem se snaží rozluštit některé dodavatele kód a my jsme prostě není obeznámen s některými tento zápis:

 konstantní MY_CONSTANT: std_logic_vector (4 downto 0): = std_logic_vector (to_unsigned (16 # 0 #, 5)) ;

Jaká je ta druhá znak # na tady? Našel jsem [url = http://www.vhdl.renerta.com/mobile/source/vhd00041.htm] VHDL - Doslovné [/url] o "základní doslovný". Mohl by někdo vysvětlit, možná další base_literal zápis? based_literal:: = základní # based_integer [. based_integer] # [exponent] Díky.

 

[Alexium]

Očividně, 16 je základna a 0 je based_integer. Frakce a exponent jsou vynechány, protože to grammatic umožňuje.

 

[frznchckn]

By exponent se na základnu? Takže pro tento příklad: 16 ^ exponent, protože 16 je základní?

 

[Alexium]

Nejsem si jistý, ale myslím je to, co říkáte základna je 0, a 16 je zaklad (tj. hex). Oprava: Myslel jsem, že je 0h * 16 ^ exp. Možná se mýlím, ačkoli.

 

[TrickyDicky]

jeho nejvíce užitečné být schopný reprezentovat celá čísla jako hexadecimální čísla!

 

[TA37]

WTF je pravda, že oni potřebovali představují hodnotu 'nula' v hexadecimálním tvaru, spíše než desítkové. (Pokud to byl jen jeden řádek v parta, a všechny ostatní řádky skutečně smysl, aby se hex: 16 # 4 # 16 # 8 #, 16 # C #, 16 # F #, atd.)