Co je logické úsilí, a to pomoci při minimalizaci?

Logická snaha může být vyslání více než jednu otázku na stejné pracovní místo, je to také způsob minimalizace! : Lol:
 
Metoda logického úsilí je přímočaré technika pro odhad zpoždění v obvodu CMOS. Obvod topologie a velikosti brány jsou klíčovými prvky využití této metody. Logická snaha nám pomáhá odpovědět na otázky, jako jsou následující: pro danou funkci, kterou brány by měly být použity? Jak by měl kombinační logické sítě je navržena tak, aby získal co nejkratší době? Kolik úrovní logiky jsou správné pro obvod? Jak je možné symetrické vzestupu a pádu čas lze získat? Jaká je minimální tranzistor velikosti potřebné k řízení dané zatížení kapacity? Podívejte se na PDF - http://research.sun.com/async/Publications/KPDisclosed/LogEfftSlides/letalk.pdf
 

Welcome to EDABoard.com

Sponsor

Back
Top