Co je to "logický tie-off buňky" v soc encounte

[armardu]

Co je to "logický tie-off buňky" v soc setkat?plz pomozte mi (detail ...)

 

[au_sun]

Tie-off buňky poskytují ESD chráněné logické úrovně '1 'a '0' mají být použity pro připojení tranzistoru brány.

tranzistor brány v designu mohou být požadovány pro připojení logických '1 'a logické "0' trvale, tj. VDD a VSS logických úrovní,
To je obvykle využit z blízkosti elektrického vedení.

Ale zajistit, brány Transistor dostává jen ESD chráněný signál, tie-off buňky jsou umístěny mezi těmito branami a elektrického vedení.

Tyto buňky jsou součástí standardní knihovny buněk.
Soc. setkat, má možnost pro připojení tie-off buňky design.

 

[phutanesv]

Vážení Dude,

To je také nazývaný jako vysoce buňky Kravata (který je vázán na Vdd 5V vždy)

a vázanky nízké buněk (které budou vždy vázána na VSS nebo 0V vždy)Brána tranzistoru mohou zapnout či vypnout díky moc a země odrazit.Vzhledem k tomuto problému dojde.Takže pokud brána zapnout pouze na VDD musí být uvedena u Pcells.To se nazývá Tie_high
podobně

Pokud je brána k vypnutí pouze na Vss, musí být uvedena u N_cells.To se nazývá Tie_low.Tento Pcells a Ncells jsou součástí knihovny buněk Standard.

Požívat
phutane

 

[pratap_v]

Můžete vysvětlit mi, co jsou pcells a ncells mluvíte?