co 's různým FPGA a CPLD?

[ZFDok]

proč mi program napsat ti FPGA, je to OK, ale napsat CPLD není v pořádku?

 

[jego]

CPLD se liší od FPGA v příliš mnoha způsobů, jak seznam je zde.
Podívejte se na výsledek vyhledávání na následující řetězec "Rozdíl CPLD FPGA",
a naučíte většinu těchto rozdílů.Jednou z nich může být důvod.

S pozdravem, jego

 

[khongai]

zkuste odkaz

ftopic61996.html

 

[rogertilman]

Můžete si najít spoustu informací na toto téma na ALTERA a XILINX webové stránky.
Při použití správných nástrojů můžete napsat VHDL, který běží na FPGA a / nebo CPLD je, v závislosti na čarodějnice zařízení řeknete syntezátor k použití.Při psaní VHDL je dobré praxe znát vaše cílové zařízení architekturu.

Příklad:
FPGA je mohou obsahovat paměťové bloky, zatímco CLPD to ne.Takže, když program vaší paměti VHDL syntezátoru Wil použít paměťový blok v FPGA.Ale při použití stejného kódu na CPLD syntezátor pokusí použít zámků pro paměti.Tyto zámky jsou omezeny co do výše v porovnání s velikostí paměti bloků.Syntezátor bude dávat chyby na provádění CPLD.

Je možné psát VHDL kódu pro FPGA a CPLD, ale musíte vědět váš architektury.

GreetZ RT

 

[ZFDok]

Můj problém je vyřešit, ale já nevím proč? i použití ISE7.1 není ok, já používám ISE6.2 pak velmi dobré.

 

[echo47]

Máte-li objasnit "CPLD není OK", možná bychom vám mohou pomoci s ISE 7,1 problému.

Pamatujte, že 7,1 má mnoho chyb.Tahle kouše CPLD uživatelů:
http://www.xilinx.com/xlnx/xil_ans_display.jsp?getPagePath=21168
Získejte nejnovější aktualizaci Service Pack.

 

[FLEXcertifydll]

Chystáte se do hluboké, u'll najít neexistuje žádné velké liší mezi nimi,
různé leží v ur požadavek.