Co takhle zápas PNP v CMOS procesu

[bluesmaster]

Chci použít PNP ve standardních CMOS procesu levelshift.Jak o zápase?
Bude to brát stejný zápas jako vertikální pnp v BiCMOS procesu?
Já si jistý, počasí zápasu je ve srovnání s GM.V BiCMOS, GM PNP je
velmi vysoká.Takže offset je malý.Ale ve standardním procesu, je velmi malá.
Kdokoliv může hodnotit zápas bulk BJT, a vliv na design bandgap způsobené nesoulad.

 

[waxtomato]

Jak víte, bandgap v CMOS procesu většině je realizován s bočním PNP.Zápas je dobré, pokud máte dobré rozložení i beta je docela rána asi 15 ~ 30

 

[standup]

waxtomato napsal:

Jak víte, proces nejvíce bandgap v CMOS je realizován s bočním PNP.
Zápas je dobré, pokud máte dobré rozložení i beta je docela rána asi 15 ~ 30

 

[pit1000]

Ty by měly používat odpovídající parametry, které továrna na kterém se bude dělat projekt.Zpravidla jsou popsány v procesu specifikace.Většina sléváren nabízí bulk PNP s předdefinovanými layout.Je nutné věnovat pozornost, že odpovídající parametry se liší v závislosti na IE a Ic.Máte-li parametry pouze jako odhad zájem, je možné použít následující:

sigma (dVbe) = 0.1mV Sigma (DIC / IC) = 0,25% sigma (DIB / IB) = 0,5%

 

[jinnose]

bluesmaster napsal:

Chci použít PNP ve standardních CMOS procesu levelshift.
Jak o zápase?

Bude to brát stejný zápas jako vertikální pnp v BiCMOS procesu?

Já si jistý, počasí zápasu je ve srovnání s GM.
V BiCMOS, GM PNP je

velmi vysoká.
Takže offset je malý.
Ale ve standardním procesu, je velmi malá.

Kdokoliv může hodnotit zápas bulk BJT, a vliv na design bandgap způsobené nesoulad.