co

D

devop

Guest
řekni mi, co si myslíte o okruh:)
díky
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu

 
Myslím, že je použit, aby se současný zrcadlo zápas lepší.
A pmos a nmos aktuální zrcadlo dohromady, aby se současný vyhovující.
Ale nejsem si jist.Také ke zlepšení prospěchu.

S pozdravem!
Naposledy upravil gaom9 dne
26. prosince 2007 11:59; editovaný 1 čas celkem

 
Myslím si, že je využita k posílení PM, snížením mlynář Zisk

 
A. Anand SRINIVASAN napsal:

Jaké je použití tohoto obvodu ....
 
Myslím, že oba () M7 a M5 a M6 a M10 () formě cascode konfiguraci, která má vyšší výstupní impedance a tím vyšší zisk a také snížení mlynář Zisk z kapacitní na M7 a M10 tak lepší šířku pásma ...Určitě ne (jako v tomto případě je lepší použít cascode aktivní zatížení spíše než 1 tranzistor PMOS, ale lze se tak nestane, získat vyšší houpačka).
Naposledy upravil čtveřice dne
26. prosince 2007 10:59; editovaný 1 čas celkem

 
dvě etapy diferenciál na jediném skončil být přesný

 
dobře - jako G0 z pmos a na "cascode" jsou paralelně v malém signálu modelu - pmos G0 bude dominovat B * gm1 * (g0upper | | golower) - takže by se nic získat tím mají nmos cascode a pouze jeden pmos směrem VDD ...Přidáno po 5 minutách:VUT, když jsme do hádat (i nebyly ještě neuměle vypočítá ji) - je nondominant pól na uzel na levém (!!!) straně betwen o pmos a nmos ve symetrické OTA normaly (SVP / (2 * pi * cnode)) - pomocí této konfiguraci je možné snad zvýšení této pmos-input-fázi konfigurace fáze rozpětí - jak již bylo řečeno - zvýšením tohoto pole - tak, aby se dostal pryč z tého pólu na výstupu uzlu .. .

dobře - pouze vzdělané hádání

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

(pokud máte odpověď - ať vím m

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

)Přidáno po 1 minuta:pS: btw.symetrickým OTA je ve skutečnosti jen o jeden stupeň typu

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />
 
Ahoj všem

Našel jsem to ckt v následujícím dokumentu nazvaného Úplné On Chip CMOS Low-vypadávajícími Napěťový regulátor, který je na následujícím odkazu.
http://amsc.tamu.edu/journals.htm

 
yschuang napsal:

Ahoj všemNašel jsem to ckt v následujícím dokumentu nazvaného Úplné On Chip CMOS Low-vypadávajícími Napěťový regulátor, který je na následujícím odkazu.

http://amsc.tamu.edu/journals.htm
 
OTA, ale výstup etapy je push-pull fázi,
stejně jako třída-AB mají nízké výstupní impedance

 
učinit z VDS M7, 10 asi stejné, jako
M8, 9 snížit systému kompenzovat.Můžete hádat
zde vin je asi 3V, vt je asi 0.7V dané 0,35
um technologie.

 
Snižuje systematické kompenzovat, protože síly stejné napětí na kanalizace o M7 a M10.Pokud odstraněna NMOS zařízení, hodnoty z kanalizace z M7 a M10 a že by se mělo odrazit zpátky do vstupní jako systematický kompenzovat.

Do uvedení NMOS tam, je i zvýšení zisku, protože jste basicall mají cascode účinkem vzhledem k naskládaných NMOS zařízení.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top