CPU Core RTL Ověření

[ravi123]

Chci dělat ověřování jádrových procesorů.
Chtěl jsem vědět, jestli jsem pomocí SystemC pro ověření.Co by mohlo být nejlepší metodiku k ověření různých montážního návodu.Pokud CPU jádro má pipeline architekturu, jak ověřit výstupu po každém výuka v případě náhodných simuations.
thanx

 

[sarath51]

Wriiting Testtbenches který u může fing v tomto fóru má nějaký popis, jak ověřit CPU

 

[arunragavan]

writtin testbench pro ALU, která je pipeline by mohly být velmi velmi obtížný proces ..Nejlepší Navrhuji je ověřit každý a každá jednotka seperatly

je ur ALU jednotky Aplikace specifického nebo obecného účel ..Givin hodnoty zkontrolovat ..síla je pro náhodné hodnoty a najít odpovídající výsledky.

zkuste a dejte mi vědět ..pokud je jeho asynchronní ckts ..u mít samostatné nástroje pro simulaci

S pozdravem,

 

[cris2]

Můžete si přečíst papír na níže uvedený odkaz:

http://twins.ee.nctu.edu.tw/ ~ kblee / ARM_training / SoC_Lab_workshop.pdf

 

[nand_gates]

Ahoj,
Ahoj právě jsme dokončili testování jeden takový procesor!
To je to, co následovalo
Jsme s MIPS procesorem jako s jedinou otázkou 16 hardware závity.
1.Základní instrukce testování ..
Zde jsme se režie testování.Napište malý program udělat nějaké
aritmetické nebo logické operace av závislosti na výsledku přeskočit na
průkaz nebo selhání umístění.
Tato metoda se používá k testování všechny aritmetické a logické instuctions
spolu s pokyny skok.

2.Catche paměti testování.
Vytvořit catche miss podmínky náhodně.

3.Náhodné testování.
Generování náhodných assemply programy a provozovat je jak na RTL a ISS písemné
v SystemC porovnat rejstříku skládek v každé instrukce provedení.Na konci
simulace porovnat data vzpomínky.

4.Multithreadingu testování.

5.Interrupt a zpracování výjimek testování.

Doufám, že to pomůže.

 

[haoboy]

pokud jsou všechny jednotky jsou funkční správné, alespoň, může u dělat top testbench, přečtěte si návod od ROM, a test UR cpu core.

 

[AlexWan]

Ahoj, ravi123,

I přidat nějaké body nand_gates.

(1) SystemC by mohlo stavět behaviorální model vašeho procesoru.Hlavně pro aritmetický pevných-Point jednotka a float-point Unit.

(2) Shromáždění kódy jsou v integrované se skripty a verficaiton env.Jako je shell, perl.

(3) IEU vašeho procesoru je velmi důležitá jednotka.Ty by měly zajistit FSM z IEU je dobrá.

(4) by se vám mohlo vybudovat FIFO architektura chování monitory pro vaši pipeline instrukce architektury.Jistě, mělo by být porucha pokyny.

Doufám, že to pomůže.

Dobrý Lcuk!

 

[khorram]

Doporučuji použít Verisity je verifikační nástroje.To má vlastnost specifikaci jazyka s názvem E-jazyk, který je vhodný pro označení velké vzory, jako je CPU v chování modelu.Také můžete mít své RTL model CPU.rovnocennost kontrol z nich bude veliký.
Můžete si najít nějaké články o E-jazyk a Verisity metodiky udělat funkční ověřování v EDAboard.

Jde o
KH

 

[fengjin]

pro soubor instrukcí, musí myslet na všechny hranice případě,Přidáno po 6 minutách:simulitor je dobré pro vaši kontrolu,
Můžete porovnat odezvu mezi CPU a simulitor

 

[ravi123]

Ahoj,
1.I am using ISS pro náhodné simulace.
2.všechny instrukce a adresování režimy ověřeny s směřovat testcases.

Ale já jsem stále není jasné, jak ověřit potrubí v procesoru.
Do U kluci mají nějakou představu o tomto.

thanx