CRC výpočet

[stay_in_chaos]

právnická osoba, která C nebo Verilog kód CRC výpočtů pro tento polynomů

g (x) = x8 x2 x 1
g (x) = x12 x10 x8 x5 x4 x3 1

li jakýkoli materiál na CRC výpočtu nebo generace

Pls pomozte mi
a pomozte mi brzy plz

inadvancs Děkuji vám

 

[KiB]

zkontrolujte tyto aplikační list od firmy Xilinx

http://www.xilinx.com/bvdocs/appnotes/xapp209.pdf

Má také odkaz na nějaké perl soubory, které mohou generovat Verilog soubor crc polinomial vybraných uživatelem

 

[EDALIST]

Můžete použít tento kód:

soubory jsou v C a assembler pic.
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu

 

[bendžo]

Níže je několik jednoduchých konstrukčních Verilog pro jednu z vašich rovnic.Druhý může být rychle písemného založené na tomto modelu.Tři body jsou nejdůležitější, s výpočty CRC.

1.Co je CRC polynomial rovnice.
2.Co je semeno CRC hodnoty.
3.Existují nějaké "flush" hodnoty použity při datové pakety, jsou liché velikosti.

Většina popisy vám položka 1.Jen málo poskytnout všechny informace o # 2 a # 3.
Buďte opatrní na více fantazie C a Verilog věci na web.Někteří to funguje, hodně je to špatné.Kód může generovat správné CRC u několika málo případech, ale selhává v reálných aplikacích s reálnými daty.

---- Steve

////////////////////////////////////////////////// ////////////////////////////////////////////
reg [07:00] crc_out;

/ / Verilog vyplývá, flip-flop a XOR model běžně používaný
/ / Pro schématu na obvody CRC.
/ / Rovnice je: C (x) = 1 0000 0111
/ / C (x) = x ^ 8 x ^ 2 x 1

přidělit crc_in_2 = (crc_out [7] ^ DIN) ^ crc_out [1];
přidělit crc_in_1 = (crc_out [7] ^ DIN) ^ crc_out [0];
přiřadit crc_in_0 = crc_out [7] ^ din;
přiřadit combo_crc_rst = RST | | crc_rst;
Vždy @ (posedge CLK nebo posedge combo_crc_rst)
if (combo_crc_rst)
začít
crc_out <= 8'b00000000, / / je hodnota osiva
konec
else if (enable)
začít
crc_out [7] <= crc_out [6];
crc_out [6] <= crc_out [5];
crc_out [5] <= crc_out [4];
crc_out [4] <= crc_out [3];
crc_out [3] <= crc_out [2];
crc_out [2] <= crc_in_2;
crc_out [1] <= crc_in_1;
crc_out [0] <= crc_in_0;
konec

 

[chaitu2k]

ahoj

jděte na tuto stránku

http://www.easics.com/webtools/crctool

Jedná se o nástroj, který generuje CRC VHDL nebo Verilog kód pro daný polynom CRC a veškeré datová sběrnice šířky ... jeho ZDARMA .... a jeho nejlepší

těšit!

 

[vijaymails]

Citace:

reg [07:00] crc_out;/ / Verilog vyplývá, flip-flop a XOR model běžně používaný

/ / Pro schématu na obvody CRC.

/ / Rovnice je: C (x) = 1 0000 0111

/ / C (x) = x ^ 8 x ^ 2 x 1