Dát vstup do FPGA Spartan 3e - každý řádek následující posedges z hodin

[dll_fpga]

Ahoj, já dělám komprese obrazu projektu jsem použil matlab převést obraz do hex souboru .... Teď už potřebujete nahrát do FPGA. hex souboru je následující (pouze 8 řádků jsou uvedeny níže. ..) 9f93969795919294 9f93969795919294 a09793939796938e 9e95918e97959193 9e9b958e95939292 9e9d938f9090938f 979a9691938d9192 9e9b958e95939292 .......................... podobně ..... asi 16000 řádků .... Musím se vstupem první řádek tohoto souboru na první posedge hodiny ... Druhá řada na druhé posedge na hodiny ... a tak dále .......... Jak toho lze dosáhnout? Pamatujte si, že není pro simulaci ...... ale nahrát je do skutečného hardwaru ....

 

[TrickyDicky]

Pak máte dvě možnosti: 1. Načtení všech dat do ROM, tak to je pevná a nikdy nemění na FPGA a jen načte, když zapnete. 2. Rozhodněte se, jak chcete přenášet data z PC (RS232, 422, Ethernet atd.) a zavést ovladač tohoto rozhraní.

 

[shnain]

Dobrý den, můžete jednoduše implementovat FPGA modulů, které komunikují s vámi designem nejvyšší úrovni, bude tento modul obsahovat výše uvedené hodnoty pevně a po resetu začne poskytovat podněty k návrhu na každé hraně + Ive, můžete-li cyklus Potřebujete nebo zastavit, nebo spustí podněty modulu pomocí externího spínače ... tam je spousta možností. Hodně štěstí!

 

[dll_fpga]

Pak máte dvě možnosti: 1. Načtení všech dat do ROM, tak to je pevná a nikdy nemění na FPGA a jen načte, když zapnete. 2. Rozhodněte se, jak chcete přenášet data z PC (RS232, 422, Ethernet atd.) a zavést ovladač tohoto rozhraní.

Ahoj trickydicky, My FPGA deska má USB i RS232 ..... Umíš Vysvětlete, jak lze přístroj určen? Můžete uvést všechny možné alternativy ....[ COLOR = "Silver"] [SIZE = 1 ]---------- Příspěvek přidán v 14:25 ---------- Předchozí příspěvek byl v 14:20 ----------[/SIZE] [/color]

Dobrý den, můžete jednoduše implementovat FPGA modulů, které komunikují s vámi designem nejvyšší úrovni, to Modul bude obsahovat výše uvedené hodnoty pevně a po resetu začne poskytovat podněty k návrhu na každé hraně + Ive, můžete cyklu, pokud potřebujete nebo zastavit, nebo spustí podněty modulu pomocí externího spínače ... tam je spousta možností. Hodně štěstí!

Ale soubor nemůže být umístěny v ROM, protože každý řádek souboru je 64bitů a tam jsou tyto řádky ..... 1600

 

[TrickyDicky]

Bude na vás najít specifikace pro protokol, který chcete použít pro přenos dat a vytvořit ovladač. Můžete být schopni najít na opencores.org. V opačném případě budete muset kód sami. Moje chápání USB je opravdu těžké protokol implementovat na FPGA. To bude záviset na vaší desce, jaké máte možnosti pokud jde o předávání mechanismy.

 

[shnain]

Co FPGA / strava používáte?

 

[dll_fpga]

Bude na vás najít specifikace pro protokol, který chcete použít pro přenos dat a vytvořit ovladač. Můžete být schopni najít na opencores.org. V opačném případě budete muset kód sami. Moje chápání USB je opravdu těžké protokol implementovat na FPGA. To bude záviset na vaší desce, jaké máte možnosti, pokud jde přenos mechanismy.

Existuje možnost pro mě použít chipscope za stejný .... takže chipscope bude komunikovat se svým designem a poskytuje vstupy ... Je to možné .... (Asi 1600 řádků dat (každý řádek je 64 bitů) musí být převedeny do designu ...) nebo se Xilinx coregen se mi může pomoci ?....[ COLOR = "Silver"] [SIZE = 1] - -------- Příspěvek přidal v 15:57 ---------- Předchozí příspěvek byl v 15:21 ----------[/SIZE] [/color] [ quote = shnain;? 871341] Co FPGA / strava používáte [/QUOTE] Spartan 3e 16000

 

[Tan]

Existuje možnost pro mě použít chipscope za stejný .... takže chipscope bude komunikovat se svým designem a poskytuje vstupy ... Je to možné .... (Asi 1600 řádků dat (každý řádek je 64 bitů) musí být převedeny do designu ...) nebo se Xilinx coregen se mi může pomoci ?....[ COLOR = "Silver"] [SIZE = 1] - -------- Příspěvek přidal v 15:57 ---------- Předchozí příspěvek byl v 15:21 ----------[/SIZE] [/COLOR] Spartan 3e 16000

CHipscope slouží k ověření design.it se nepoužívá pro vkládání dat do device.However, ROM nebo LUT je nejlepší method.Just vytvo LUT kde ukládat hodnoty a hodnoty, kdykoli volat nutné.

 

[lucbra]

Bude na vás najít specifikace pro protokol, který chcete použít pro přenos dat a vytvořit ovladač. Můžete být schopni najít na opencores.org. V opačném případě budete muset kód sami. Moje chápání USB je opravdu těžké protokol implementovat na FPGA. To bude záviset na vaší desce, jaké máte možnosti, pokud jde přenos mechanismy.

To bude také záviset na obnovovací frekvenci obrazu. To bude diktovat rychlost přenosu. Nezapomeňte realizovat FIFO, protože máte čas domény přechod problémy. S pozdravem

 

[dll_fpga]

Bude také záležet na obnovovací frekvenci obrazu. To bude diktovat rychlost přenosu. Nezapomeňte realizovat FIFO, protože máte čas domény přechod problémy. S pozdravem

Dejme tomu, že když používám jádro USB pro komunikaci s FPGA ... pak bych měl být schopen odeslat textový soubor do FPGA, jak jsme přenosu dat do pendrive ...? A nevyžaduje další software ?

 

[lucbra]

Budete muset implementovat ROM s 2048 adresami (11 řádků) a 64bit široký bus. Stejně jako TrickyDicky napsal, USB není snadné splnit, ale je to možné. Pokud jste pochopili podrobnosti jádra USB, bude poměrně snadné krmení údaje jako vstup pro kompresi projektu.

 

[dll_fpga]

[Quote = lucbra, 871376], budete muset implementovat ROM s 2048 adresami (11 řádků) a 64bit široký bus. Stejně jako TrickyDicky napsal, USB není snadné splnit, ale je to možné. Pokud jste pochopili podrobnosti jádra USB, bude poměrně snadné krmení údaje jako vstup pro kompresi projektu. [/QUOTE] Předpokládám, že když jsem dodal jádro USB na můj návrh, jak může ...... Poslal jsem textový soubor s jádrem? nevyžaduje další software? nebo by bylo možné posílat data přímo z Windows, jak jsme odesílat data na pendrive (flash disky)?

 

[TrickyDicky]

Nebudete odeslání textový soubor jako textový soubor, měli byste jej poslat jako nezpracovaná data. takže budete potřebovat nějaký software pro skryté text na data před přenosem.

 

[lucbra]

Za předpokladu, že data z jádra USB 8bit široký: budete muset re-uspořádat tuto 8bit do datového paketu, který odpovídá vašemu požadavku (64 W). To znamená, že USB je třeba zajel z jádra na USB 8x rychlejší než rychlost zpracování hodiny. 2. problém budete muset řešit: Jak určit začátek paketu? Za předpokladu, že jste součástí "začátek rámce" znaku v obrázku transfer, mělo by být možné synchronizovat s daty uloženými na pendrive. Jak už jsem psal dříve, studium komunikační protokol, který chcete realizovat, a mnoho Vaše dotazy budou zodpovězeny.

 

[dll_fpga]

[Quote = TrickyDicky, 871387] Nebudete odeslání textový soubor jako textový soubor, měli byste poslat jako nezpracovaná data. takže budete potřebovat nějaký software pro skryté text na data před přenosem. [/QUOTE] Pokud bych mohl dostat vertex FPGA ... lze tento problém zjednodušit? (přenos dat z PC), jaké jsou možné alternativy, které bych se je zjednodušit můj úkol ...?

 

[TrickyDicky]

Ne. Žádné FPGA mají specifické transportní protokoly prováděny ještě. to je na vás.

 

[dll_fpga]

No. Žádné FPGA mají specifické transportní protokoly prováděny ještě. to je na vás.

Pokud je režim přenosu PCI, pak mohou využít i Xilinx coregen k vytvoření jádra pci ..... zjednodušit svou práci .... je to možné?

 

[TrickyDicky]

Ano, ale pravděpodobně nechtěl bych se dostat Virtex za to. Pořád se musí učit, jak PCI rozhraní funguje, ale to se obvykle jednoduché adresy / Data System.

 

[dll_fpga]

Ano, ale asi nechtěl bych se dostat Virtex za to. Pořád se musí učit, jak PCI rozhraní funguje, ale to se obvykle jednoduché adresy / Data System.

ok ... I v tomto případě ... Potřeboval bych použít software pro změnu moje textového souboru RAW dat vědět? tak v první řadě mi dovolte, abych studie PCI. ... Mám na mysli třeba některý dodatečný dokument je jiný, než protokol sběrnice PCI ke splnění tohoto úkolu? Můžete zadat jméno nějaké dobré učebnice pro PCI?

 

[j_andr]

Já jsem něco podobného, ​​museli jsme vyzkoušet velké konstrukce, které pohltily téměř všechny vzpomínky na stratix3 FPGA jsme měli podněty vektorů generované Matlabu do souboru, vstupní data byla naložena do programovacího kabelu editovatelný rom, jsem přesvědčen, že podobný přístup Je možné s Xilinx software / zařízení, skript Tcl opakovat kroky do konce vstupního souboru: - zastavení systémových hodin, - čte první 1K vstup vektorů ze vstupního souboru hex, - zatížení je do malé vstupní ROM - umožňuje systém hodin, vstup rom kanály dat dut, - dut výstup uložen v ram výkonu 1K, - po 1024 hodin systémového času je blokován, - Další 1K vektorů načíst ze souboru, - output ram dumpingové do výstupního souboru - atd. - ------ bavit