DC, Nápověda instantiating Asics Librarys Plný zmije

[nkef]

I am using Design překladačů, šířka TSMC 0,13 ASIC knihovny.
TSMC knihovna poskytuje plnou výbavu buněk, ale Design překladačů je nepoužíváte.
I instantiated plnou výbavu pomocí komponenty instance, jak je popisován v Designware uživatelské příručce.

Knihovna IEEE, GTECH;
použití IEEE.std_logic_1164.all;
použití GTECH.GTECH_components.all;
subjektu GT_add_abc_inst je
port (in1, In2, CIN: v std_logic;
Stručně řečeno, soud: z std_logic);
konec GT_add_abc_inst;
Architektura SIM GT_add_abc_inst je
začít
U1: GTECH_ADD_ABC
port map (A => in1, B => In2,
C => cin,
S => částka, SOUD => soud);
konec sim;

Dc sestavit tuto plnou výbavu s primitivní buňky

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Pláč nebo velmi smutný" border="0" />Jak se mohu poučit DC pro plné využití výbavu buňky z ASIC knihovny?

mnoho být zavázán
nkef

 

[jackson_peng]

může být jste zapomněli zahrnout DesignWare knihovny do souboru nastavení DC

 

[xuanzhu]

Můžete použít obyčejný " " prohlášení, které ukážou, že to je plus operace, a používat dle Synopsys směrnice prohlášení, ve svůj komentář VHDL, pak DC bude volat knihovnu DesignWare buňky na to

 

[nkef]

The Cell z knihovny DesignWare je instantiated správně po komplikované příkazu, ale po kompilaci, buňka je tento nahrazen primitivů místo plné výbavy buňky z ASIC knihovny.