R
richardyue
Guest
Ahoj, poslanci,
Co je DDR zaregistrovat?Chci vědět, svou roli v FPGA a základní strukturu to.Díky předem.
Co je DDR zaregistrovat?Chci vědět, svou roli v FPGA a základní strukturu to.Díky předem.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
E
echo47
Guest
To Double Data Rate zaregistrovat.
clock inputs, and behaves like a very fast two-bit parallel-to-serial or serial-to-parallel shift register.
Má dvě
hodiny vstupy, a chová se jako velmi rychlý dvou-bit paralelní-k-sériový nebo serial-ke-paralelní posuvného registru.Dvakrát tak rychlý jako pravidelný registru.Jeden obyčejný způsob, jak hodiny DDR rejstříku je nakrmit své pravidelné hodiny a obráceně-CLOCK.
V mnoha FPGA, DDR registry jsou k dispozici pouze na vstupní / výstupní piny, ale stále jsou velmi užitečné pro komunikaci s rychlou externí zařízení jako např. DDR SDRAM.
Zde jsou popisy vstupních a výstupních Xilinx DDR zaregistrovat primitiv (pojmenovaný IFDDRCPE a OFDDRCPE) je k dispozici v některých FPGA:
http://toolbox.xilinx.com/docsan/xilinx7/books/data/docs/lib/lib0217_203.html
http://toolbox.xilinx.com/docsan/xilinx7/books/data/docs/lib/lib0299_285.html
DDR registr Podrobnosti se liší mezi různými typy FPGA, takže si přečtěte vaše konkrétní FPGA list.
clock inputs, and behaves like a very fast two-bit parallel-to-serial or serial-to-parallel shift register.
Má dvě
hodiny vstupy, a chová se jako velmi rychlý dvou-bit paralelní-k-sériový nebo serial-ke-paralelní posuvného registru.Dvakrát tak rychlý jako pravidelný registru.Jeden obyčejný způsob, jak hodiny DDR rejstříku je nakrmit své pravidelné hodiny a obráceně-CLOCK.
V mnoha FPGA, DDR registry jsou k dispozici pouze na vstupní / výstupní piny, ale stále jsou velmi užitečné pro komunikaci s rychlou externí zařízení jako např. DDR SDRAM.
Zde jsou popisy vstupních a výstupních Xilinx DDR zaregistrovat primitiv (pojmenovaný IFDDRCPE a OFDDRCPE) je k dispozici v některých FPGA:
http://toolbox.xilinx.com/docsan/xilinx7/books/data/docs/lib/lib0217_203.html
http://toolbox.xilinx.com/docsan/xilinx7/books/data/docs/lib/lib0299_285.html
DDR registr Podrobnosti se liší mezi různými typy FPGA, takže si přečtěte vaše konkrétní FPGA list.
R
richardyue
Guest
Ahoj, echo47
Chci se vás zeptat soukromou otázku.Chcete mi říct, co vaše práce je.Ty pomohly mi hodně.Myslím, že musíte být expert v oboru PLD.Ale, víte, já jsem opravdu nováček v této oblasti.Chci změnit svou práci v ASIC / FPGA.Četl jsem spoustu knih, ale není to tak snadné, bez praxe.Jsem typ, že ztratí sám sebe.
Chci se vás zeptat soukromou otázku.Chcete mi říct, co vaše práce je.Ty pomohly mi hodně.Myslím, že musíte být expert v oboru PLD.Ale, víte, já jsem opravdu nováček v této oblasti.Chci změnit svou práci v ASIC / FPGA.Četl jsem spoustu knih, ale není to tak snadné, bez praxe.Jsem typ, že ztratí sám sebe.