V
verilog_work_group
Guest
Je to možné design witout pomocí ModelSim?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
C
choonlle
Guest
Viděl jsem PPL design bez ModelSim v designu FPGA.je to možné, ale musí mít hodně zkušeností
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />
D
deepu_s_s
Guest
ur design by měl splňovat ur požadavek.během syntézy u najdete počasí u splnit časové požadavky, či nikoli.ale u dotírat zkontrolovat ur očekávat bez funkčního ověření.coz každý není dokonalý.Z tohoto důvodu se vždy preferbale dělat kódování nejprve v ModelSim a později syntetizovat ur design
díky a pokud jde o
Deepak: D
díky a pokud jde o
Deepak: D
S
sachingorkhe
Guest
Je možné, že malé design, které jsou určeny pro kombo logiku.
Ale není možné pro velké projekty s více logiky v konstrukci, která musí dodržovat časování / místo omezení.
Ale není možné pro velké projekty s více logiky v konstrukci, která musí dodržovat časování / místo omezení.
B
babaship
Guest
ano, ale používat qu (at) RTU II