Design Equalizer v Verilog na FPGA

[yvahini]

Dostal jsem projekt

Provádět tří pásmový ekvalizér v Verilog, na Xilinx Spartan III FPGA ....

Můžete mi prosím dát jakýkoliv kód nebo související blokové schéma-li to možné ......