A
archieved
Guest
Zdravím všechny, může mi někdo dát přibližnou představu, nebo vývojový diagram nebo diagram nebo odkazy, které si dovedu pochopit, jak navrhovat FIFO pomocí S3.Konkrétní model S3, že bych měl použít.Díky
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
U
user1111
Guest
FIFO buffer
FIFO (first-in-first-out) buffer je pružná uložení mezi dva subsystémy, jak je znázorněno na koncepční schéma na obrázku 1.To má dva kontrolní signály, WR a RD, pro zápis a čtení operací.Když je tvrzeno wr, je vstupní data zapsána do bufferu.Operace čtení, je poněkud zavádějící.Vedoucí vyrovnávací paměti FIFO je běžně k dispozici vždy, a tak lze číst kdykoli.Rd signál ve skutečnosti funguje jako signál odstranit.Když je tvrzeno,, (první položka, tj. hlavy) vyrovnávací paměti FIFO je odstraněna a další položky budou k dispozici.FIFO buffer je rozhodující složkou v mnoha aplikacích a optimalizované provedení
mohou být dost složité.
.
Účinnější, zařízení-konkrétní implementace lze nalézt v literatuře Xilinx.ostatní wa y je
Kruhové-queue-realizace na úrovni Jeden způsob, jak zavést vyrovnávací paměti FIFO je
přidat regulační obvod do rejstříku souboru.Registruje v registru souboru jsou uspořádány jako kruhová fronta se dvěma ukazateli.Napsat ukazatel ukazuje na čele fronty, a readpointer poukazuje na ocas fronty.Ukazatel zálohy jedna pozice pro každou operaci čtení či zápisu.Provoz osm-slovo kruhová fronta je znázorněn na obrázku 2.
Buffer FIFO obvykle obsahuje dva signály stavu, plné a prázdné, aby mu sdělil, že FIFO je plná (tj. nemůže být písemná) a prázdné (tj. nelze přečíst), resp.Jedna ze dvou podmínek dochází při čtení ukazatel je roven psát ukazovátko, jak je znázorněno na obr. 2 (a), (f), a (i).Nejtěžší konstrukce úkolem je správcem odvodit mechanismus rozlišit dvě podmínky.Jedno schéma je použít dvě FFS sledovat prázdné a plné stavy.FFS jsou nastaveny na 1 a 0 v průběhu inicializace systému a následně upravit v každém hodinovém cyklu podle hodnot wr a rd signály.
<img src="http://images.elektroda.net/10_1226683173.jpg" border="0" alt="Design FIFO using S3" title="Design FIFO pomocí S3"/>
poznámka: - Vzal jsem si z této sekci FPGA prototypování VHDL PŘÍKLADY
it is very neice book .So, i recommend it.
Xilinx Spartan 3 vydání Podle S. Chu Pong
je velmi neteř kniha. Takže já doporučuji.
FIFO (first-in-first-out) buffer je pružná uložení mezi dva subsystémy, jak je znázorněno na koncepční schéma na obrázku 1.To má dva kontrolní signály, WR a RD, pro zápis a čtení operací.Když je tvrzeno wr, je vstupní data zapsána do bufferu.Operace čtení, je poněkud zavádějící.Vedoucí vyrovnávací paměti FIFO je běžně k dispozici vždy, a tak lze číst kdykoli.Rd signál ve skutečnosti funguje jako signál odstranit.Když je tvrzeno,, (první položka, tj. hlavy) vyrovnávací paměti FIFO je odstraněna a další položky budou k dispozici.FIFO buffer je rozhodující složkou v mnoha aplikacích a optimalizované provedení
mohou být dost složité.
.
Účinnější, zařízení-konkrétní implementace lze nalézt v literatuře Xilinx.ostatní wa y je
Kruhové-queue-realizace na úrovni Jeden způsob, jak zavést vyrovnávací paměti FIFO je
přidat regulační obvod do rejstříku souboru.Registruje v registru souboru jsou uspořádány jako kruhová fronta se dvěma ukazateli.Napsat ukazatel ukazuje na čele fronty, a readpointer poukazuje na ocas fronty.Ukazatel zálohy jedna pozice pro každou operaci čtení či zápisu.Provoz osm-slovo kruhová fronta je znázorněn na obrázku 2.
Buffer FIFO obvykle obsahuje dva signály stavu, plné a prázdné, aby mu sdělil, že FIFO je plná (tj. nemůže být písemná) a prázdné (tj. nelze přečíst), resp.Jedna ze dvou podmínek dochází při čtení ukazatel je roven psát ukazovátko, jak je znázorněno na obr. 2 (a), (f), a (i).Nejtěžší konstrukce úkolem je správcem odvodit mechanismus rozlišit dvě podmínky.Jedno schéma je použít dvě FFS sledovat prázdné a plné stavy.FFS jsou nastaveny na 1 a 0 v průběhu inicializace systému a následně upravit v každém hodinovém cyklu podle hodnot wr a rd signály.
<img src="http://images.elektroda.net/10_1226683173.jpg" border="0" alt="Design FIFO using S3" title="Design FIFO pomocí S3"/>
poznámka: - Vzal jsem si z této sekci FPGA prototypování VHDL PŘÍKLADY
it is very neice book .So, i recommend it.
Xilinx Spartan 3 vydání Podle S. Chu Pong
je velmi neteř kniha. Takže já doporučuji.