Design nízká frekvenční systhesizers hluk

[frever]

Chci desgin singal zdroj, který výstupy 5GHz s 116dBc/Hz (at) 10kHz.Ale je obtížné dosáhnout cíle o integrované PLL.Mohl by někdo mi dát nějaké rady, aby si cíle?
Děkuji vám!
Naposledy upravil frever na 30 listopadu 2005 14:54; edited 1 krát v celkové

 

[sunnySan]

Dalo by se také použít PIN diody a učinit z ní oscilovat na zvolené frekvenci tím, že nestabilní

 

[biff44]

Nejste upřesňující fázový šum v řádné jednotky - nejste jisti, co máte na mysli.Potřebujete dBc / Hz

Na dobu určitou 5 výstupních Ghz, dostanete varactor naladěné dielektrickým rezonátorem oscilátor, nejlépe s křemík bipolární tranzistor, a fáze zamknout ji do velmi úzkého pásma smyčky.Použijte nejmenší dělitel poměr (nebo nejvyšší srovnání frekvence) možná s PLL čip (natáčení pro 50 MHz, například).Udržujte smyčky šířku pásma na 500 Hz nebo tak, a vy budete mít šanci, jestliže DRO je natolik nízká, fázový šum.

A použití dobré hodiny, a nízký fázový šum čipu.

V krátkosti, najít DRO oscilátor, jehož chod bez hluku splňuje vaše specifikace, a fáze dosedl na úzkou šířku pásma, aby z zašroubovácí hluk.

Pokud váš spec je příliš krátké, nebo potřebujete laditelnou syntezátor, věci jsou mnohem složitější.

 

[frever]

Děkujeme Vám za Vaši odpověď!
Mám-li použít integreted PLL, hluk z ní je vždy vyšší než -100dBc/Hz když to funguje na 5GHz.Mohl byste představit některé speciální PLL s nízkou úrovní šumu?

 

[hanm]

Vaše fázový šum zdá příliš přísné, aby dosah!

 

[biff44]

Omlouváme se, dal jsem ti chudí návrh.Volný běh DRO šum je 10 dB krátké vašeho spec.Budete muset udělat něco více zapojit.Se bavíme o jedné frekvenci?