design vydávat o CML / posun na úrovni SCL

[darkk]

Ahoj, lidičky

Mám jednoduchou otázku o design otázku CML / OSB, což je zkratka pro zdroj spojený logiku.Zvláště, jsem intrested ve stohu SCL okruhů, jako je flip-flop nebo MUX.

Například v klasické CML flip-flop založené na bipolárních tranzistorů, úroveň posun k hodinového signálu, je nutné zajistit tranzistory na spodní hranici pro provoz v pravém pracovní oblasti.Jak je uvedeno v prvním obrázku níže, posun funkce úrovni je realizován emitor sledovače na levé straně.

Ale pro zdroj spojený logiku flip-flop založené na tranzistorech CMOS, úroveň posun je zřídka řešit žádný odkaz.Zdá se, že někdo udělal použít zdroj následovník provést posun úrovně jako v bipolární procesu.Také někdo prostě ignoroval to vůbec.To znamená, že data signálu na špičkové úrovni tranzistorů mají stejný společný režim napětí jako signál hodin na dolní úroveň tranzistorů.Jak je uvedeno v druhém obrázku níže, ve / INB a hodiny / clockb mají nízké a vysoké vstupní napětí jako Vdd-Vswing a Vdd.

Tak to je mi opravdu zmatený v tomto bodě.Co vy si o tom myslíte?Nějaké vstupy ocení mnoho.
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu

 

[darkk]

Ahoj, pokud jsou tyto IC guru?Nikdo nemůže anwser tuto otázku?

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Smutný" border="0" />

 

[yellff]

Myslím, že bipolární aktuální ovladač obvodu, pokud přímo použít CLK řidič zkreslení,
Existují velké current.But Pokud používáte CMOS, pro její žádná brána aktuální, takže můžete řidič zaujatost.

 

[krashkealoha]

Důvodem je třeba úroveň posun v bipolární design je udržet Q5 & Q6 z nasycení.Bez úrovni posunu potenciálu na základě Q5 & Q6 bude příliš vysoká, což povede, aby předal ovlivnění sběratel-base křižovatka (saturace) z těchto tranzistorů.To bude zabít beta, Ft, tak ac výkonu těchto tranzistorů.

Na druhou stranu, pro MOSFET zařízení, neexistuje bipolární saturace efekt.Proto se nemusíte úroveň posun, ale jen se ujistěte, že jsou tato zařízení provozovaných v MOSFET nasycení region.Vyšší potenciál na bránu zvyšuje rychloběhem (Vt VGS) z těchto tranzistorů, což zvyšuje transkonduktančních / aktuální pohon těchto zařízení.Proto lze použít menší zařízení, s menšími parazitní kapacity, přejít hodinový signál.Jedna věc, kterou budete muset ujistit, že vaše Vt VGS tak velký, že se zvýší vaše Vds_sat napětí.Zvýšení Vds_sat pro tyto tranzistory sníží napětí světlou výšku vaší aktuální zdroj MOSFET.Je-li světlá výška zdroje proudu MOSFET klesne pod jeho Vds_sat pak je váš zdroj proudu tranzistorů bude brán z MOSFET nasycení region.