detekce hran

[ASIC_intl]

Proč chceme být impuls výstup kladného hranový detektor citrcuit?Dokonce i na negativní hranový detektor také chceme být impuls výstupu ukazuje odhalování negativních okraje.

Proč jsme se jen projít přes vlnovou drát / vyrovnávací paměti a vidět výstup?V tomto případě 0 - 1 přechod ukáže pozitivní detekce hran a 1 -> 0 přechod ukáže detekci záporné okraje.

 

[yx.yang]

Pokud jste právě průchod křivky přes drát / buffer a uvidíte výstup, jak bude navazující moduly, detekce 0 -> 1/1--> 0 okraj?Bude také generovat pluse k dané události.

 

[ASIC_intl]

Tam nemusí být přítomnosti všech downstrem modulu.

Dokonce i následný modul nemusí nezbytně nutné odhalit tep, pokud jsou navazující moduly.Pokud následný modul najde pozitivní okraj může fungovat způsobem, jinak to nebude fungovat (if .. else).

Co u říct?

 

[avimit]

Většinou chcete 'záznam' událostí v signálu, který měl výhodu.obvykle signál, který si zjistit pro všechny 'okraj' změny budou mít frekvenci změny mnohem menší, než vaše taktovací frekvenci, na kterých si konstrukci funguje.
Například přerušení signálu.Řekněme, že chcete, aby provedli nějakou akci ve vašem hardwaru, kdy přerušení okraj přijde.Nyní budete muset zjistit 'okraj' na přerušení, a udělat něco později.Když genrate 'pusle' odpovídá, že ruším, můžete použít pulzní dělat 'něco smysluplného' řekl například načítání některých údajů do nějakého registru v návrhu.Nelze přímo použít 'okraj' na hodiny registrů, jako design se stane Async.
Doufám, že si to
Kr,
avi

 

[kulkarni_saurabh]

Souhlasím s avimit.

Pulsní signál, který je výstupem mechanismu detekce hran se zpravidla používá jako vstup umožňuje načíst konkrétní hodnoty v registru / zachytit konkrétní hodnotu v přístavu v případě mikroprocesorů.Jsem si jist, že jsou i jiné aplikace taky.Ale takový mechanismus zajišťuje, že návrh je naprosto synchronní.