A
akrlot
Guest
hi,
mohl byste vysvětlit chyba simulace?
thx
mohl byste vysvětlit chyba simulace?
thx
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
U
UE
Guest
design pro snadnou testovatelnost = DFT.
a vina simulace = FS.
regardign FS: je to simulace obvodů s injekcí chyba v něm.takže potřebujete tři složky
1.obvod defination / model / HDL / konfigurace (určené obvod, zavinění zdarma)
2.chyba model:: =, která zavádějí závada v obvodu, simulace běží
3.Golden výstup:: = požadovaný výstup obvodu pro dané vstupní kombinaci
příklad.se měnič CMOS s p a n transister
s jedním vstupem jeden výstup
1.takže okruh netlist je váš obvod defination
2.zvážit štukatura-na 1 nebo štukatura-na 0 vinu za každou transister na vstupní a výstupní
3.pro danou kombinaci vstupních (zde pouze jeden bit jako vstupní tak
vstup = 0 zlaté výstup = 1.
vstup = 1 zlatý output = 0.
a pak simulovaný obvod, 1 chyba model 2 (místo obvyklých transister model) a porovnat výstup obvodu se očekává, Golden výstupem 3.
jestliže skutečný výstup se odchyluje od zlatých, které znamenají chybu může být zjistitelné dané vstupní kombinace.
pokud daný chyba není zjistitelné žádné vstupní kombinace pak budete muset změnit si design tak, aby: požadovanou funkčnost doesnot změny obvodu, ale má chyba může být identifikován.tyto techniky jedl s názvem "Design pro snadnou testovatelnost" DFT.
Další informace:
\ 1 \ Fault simulace najít minimální test vektor.
\ 2 \ DFT techniky na pomoc * test * designu v pozdější fázi.
jde ... UE
a vina simulace = FS.
regardign FS: je to simulace obvodů s injekcí chyba v něm.takže potřebujete tři složky
1.obvod defination / model / HDL / konfigurace (určené obvod, zavinění zdarma)
2.chyba model:: =, která zavádějí závada v obvodu, simulace běží
3.Golden výstup:: = požadovaný výstup obvodu pro dané vstupní kombinaci
příklad.se měnič CMOS s p a n transister
s jedním vstupem jeden výstup
1.takže okruh netlist je váš obvod defination
2.zvážit štukatura-na 1 nebo štukatura-na 0 vinu za každou transister na vstupní a výstupní
3.pro danou kombinaci vstupních (zde pouze jeden bit jako vstupní tak
vstup = 0 zlaté výstup = 1.
vstup = 1 zlatý output = 0.
a pak simulovaný obvod, 1 chyba model 2 (místo obvyklých transister model) a porovnat výstup obvodu se očekává, Golden výstupem 3.
jestliže skutečný výstup se odchyluje od zlatých, které znamenají chybu může být zjistitelné dané vstupní kombinace.
pokud daný chyba není zjistitelné žádné vstupní kombinace pak budete muset změnit si design tak, aby: požadovanou funkčnost doesnot změny obvodu, ale má chyba může být identifikován.tyto techniky jedl s názvem "Design pro snadnou testovatelnost" DFT.
Další informace:
\ 1 \ Fault simulace najít minimální test vektor.
\ 2 \ DFT techniky na pomoc * test * designu v pozdější fázi.
jde ... UE
A
akrlot
Guest
thx za odpověď.Je to dělá před nebo po ATPG?
T
tutx
Guest
Fault simulace je proces, který nám pomáhá najít nejlepší test vektor nastavení.
Měli byste provádět tento proces paralelně s ATPG.To znamená, že:
První byste měli vytvořit test vektor soubor.A pak, budete provádět chyba simulace k optimalizaci tohoto vektoru soubor ke snížení test času, náklady na vyšetření, ...
Naděje, že vám pomůže!Pokud to pomůže, pls nezapomeň mi HELP získat nějaké body.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />
Měli byste provádět tento proces paralelně s ATPG.To znamená, že:
První byste měli vytvořit test vektor soubor.A pak, budete provádět chyba simulace k optimalizaci tohoto vektoru soubor ke snížení test času, náklady na vyšetření, ...
Naděje, že vám pomůže!Pokud to pomůže, pls nezapomeň mi HELP získat nějaké body.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />
M
manu_leo
Guest
Ahoj
Fault simulace vlastně napodobuje produkce test.Zavinění simulátor záměrně vstřikuje chyby v obvodu a pak spustí zkušební program a srovnává výstup s zlatý a pokud je odchylka pak se rozhodne, že zamýšlené zjištěna závada.To pak používá tyto informace k nalezení chyby pokrytí.
Fault simulace vlastně napodobuje produkce test.Zavinění simulátor záměrně vstřikuje chyby v obvodu a pak spustí zkušební program a srovnává výstup s zlatý a pokud je odchylka pak se rozhodne, že zamýšlené zjištěna závada.To pak používá tyto informace k nalezení chyby pokrytí.