DFT vysvětlení základního názvosloví

[Riffi]

Ahoj každý subjekt,

Jsem nový v DFT, rád bych někoho, kdo mi objasnit tyto body níže:

Jaký je rozdíl mezi, Test_mode (TM), pin a Scan_Enable pin?
A co na strmém vložit do RTL nebo v syntéze fázi?
Co je nevýhodou použít zámek v designu myslím, že negativní dopad na Test Pokrytí a jak?Děkujeme vám za vaši pomoc

 

[neetinsingh]

Jaký je rozdíl mezi, Test_mode (TM), pin a Scan_Enable pin?

Test_mode pin je použít, aby SOC / ASIC do TEST MODE nebo funkční režim.Existují různé testovací režimy v DFT jako ICTECT, IDDQ, IO BIST, AC / DC TEST, MBIST, JTAG apod. Scan_enable je jedinou významnou v režimu, tj. test, kdy je signál test_mode tvrdil pro zkušební režim.Scan_en se používá k tomu, aby mohl skenování propadne zachytit data z datového pin místo scan_in pin.V základní funkčnost scan_en se vztyčenou během směny, tj. data režimu budou zachyceny v flop z scan_in pin a jeho držení nízké na zachycení údajů z data pin.Laskavě naleznete schéma zapojení strup flop.

 

[Riffi]

Děkuji vám neetinsingh, mám to!

Mohl by někdo objasnit tyto 2 otázky ke mně!
1-V jaké kroky specifikovat scan_enable / TM vstupní port na RTL nebo v syntéze?
2-Co je nevýhodou použít zámek v designu myslím, že negativní dopad na Test Pokrytí a jak?Omluvte moje křehké anglického jazyka

 

[Shelby]

Pokud máte scan hodiny, které je třeba v muxed s funkčním hodiny, to je třeba učinit v RTL.To může být učiněno na úrovni SOC a není nutné pro úroveň provedení bloku.Možná také budete muset obejít jakékoli interně generované reset signálu v RTL pro zkušební režim stejně.

Pro skenování umožňují muset definovat logiku pro generování tohoto signálu.Opět, toto může být na úrovni SOC a není potřeba pro blokové úrovni.Spojení tohoto signálu obvody jsou neudělal, dokud syntézu svůj design a udělat si scan vložení.

 

[Riffi]

Děkujeme vám Shelby!

Jsem novější v DFT domény,

mohl byste, prosím, objasnit, pro mě je rozdíl pro vkládání na SOC (System On Chip) úrovni a úrovni bloků?

Jde o