diferenciální oscilátor buffer

[khaled2k]

Ahoj návrháři, já jsem projektování diferenciální relaxační oscilátor (záporný odpor kříž spojený CMOS). Výstup oscilátoru je v pořádku, jak PSS a přechodné. Při pokusu použít diferenciální výstup do zesilovače nebo jiný obvod, oscilace zmizí. Cílem oscilátoru má být použit jako hodiny, tak jsem třeba převést signál obdélníkový průběh. Při pokusu použít diferenciální signál komparátoru, oscilace je pryč. Moje otázky je pro jeden-končil oscilátory (výstup se užívá spolu s odkazem na zem), vím, že mohu použít zdroj následovník jako vyrovnávací paměť, ale to, co je případ pro diferenciální výstup? Další otázkou je, co je myšlenka bufferu po oscilátor? jak to může zachovat svým výkonem?

 

[leo_o2]

Zkontrolujte, zda vstupní kapacita srovnávací ovlivňují oscilátor.

 

[khaled2k]

Zkontrolujte, zda vstupní kapacita srovnávací vlivu oscilátor

Jak to zjistit.? Můžu se zeptat, co leo_o2, opravdu si myslíte, že informace, které jste dát, je užitečné, nebo jen chcete zvýšit své příspěvky?

 

[leo_o2]

Pokud si myslíte, že ano, pls zanedbávání mé odpovědi. Jen si myslím, že podle vašeho popisu: "Když se snažíte použít diferenciální signál komparátoru, oscilace je pryč." Pokud je vstupní kapacita komparátoru je příliš velká a OSC fázi řízení kapacita je slabá, to by mohlo vést k OSC přestat pracovat. Já jen chci, aby vám pomohl analyzovat své selhání. Pokud jsem špatně pochopil Váš problém, je mi líto.

Jak to zjistit? Můžu se zeptat, co leo_o2, opravdu si myslíte, že informace, které jste dát, je užitečné, nebo jen chcete zvýšit své příspěvky?

 

[keith1200rs]

Pokud jste zaslali svůj obvod, pak byste mít větší šanci dostat odpověď. Bez ní se můžeme jen dohadovat. Keith