Doručovací mapě simulace v Xilinx ISE 10,1

[tariq786]

Nazdar,
Dělám celý FPGA návrhu toku na AES (Advanced Encryption Standard Core). K simulaci chování v Modelsim funguje dobře, ale když jsem běžet po překladech nebo poštou mapě simulace v Modelsim, dostanu 0 na výstupu, který je můj výstup je vždy 0.

Proč je to tak?

Any ideas?Jsem správně simulovat?nebo mám dělat více, aby simulovaly?
Prosím, dejte mi vědět.

Díky

Kind regards

 

[barath_87]

Vidíte jakékoli nastavení nebo doba porušením odprýskávání na vaše Modelsim konzola ...

 

[tariq786]

Ne, já dont vidět.

 

[thiagu_comp]

Nazdar,
zkontrolujte, zda SDF varování a chyby nejsou zdravotně postižených v simulaci.jsou-li postižené,
nebudete vidět žádné chyby.