Dotaz na výstupní odpor operačního zesilovače a zkreslení v současné

[Analog_IC]

Q1. K dosažení highe zisku v napětí odporu zesilovače výkon se zvýší. A zvýšení výstupní odpor může zdát rychlost okruhu velmi náchylné k zatížení kapacity. Proč?? Q2. Celkový klidový proud ve složeném cascode případě, že je zapotřebí vyšší než u jednoduchých cascode fázi dosáhnout stejného výkonu. Proč??

 

[flatulent]

Na otázku č. 1, což je ekvivalent zdroj proudu tranzistoru je model řízení odpor paralelně s kondenzátorem. Transformaci stávajícího zdroje a paralelní odpor na ekvivalentní zdroj napětí v sérii s odporem. Pak kondenzátoru tvoří dolní propust RC sítě pro signál projít. To omezuje frekvenční odezvu. Pro větší hodnoty rezistorů kapacita je nižší frekvence low-pass filtr.

 

[tia_design]

Vezměte si pár rozdíl například Obecně platí, že její zisk Gm * Rout, tak vyšší výstupní odpor, tím vyšší zisk. A výstupní uzel je dominantní pól, to je 1 / (Rout * (soud + CL)), můžete vidět, když se zvýší kapacita zátěže, časová konstanta je větší, což znamená, že šířka pásma je snížena.

 

[srivatsan]

Q2: Odpověď: S ohledem na obr. 6.1-9 v CMOS analogové obvody (Allen a Holberg), je zřejmé, namísto dvou větví MOS v konfiguraci cascode, ve složeném - cascode máte ještě dva další pobočky k podpoře "non - složené" část složeného cascode, tj. zpravidla na vstupu tranzistory. Proto je současný růst (v celku). Doufám, že to uklidí problém. Srivats