dualport rd / wr registrů ve VHDL, aniž blockram

[buenos]

nazdar

existuje způsob, jak dualport (rd / wr z obou stran), rejstřík, ve VHDL, bez použití jakýchkoli blockram nebo hard-IP?
Mělo by být přenosný mezi různými FPGA.