Dvě náběžnou hranou v jednom procesu

[robertzhan]

Stejně jako titul, musím zjistit dvě náběžné hraně a psát rutinní takto.Když sestavovány to, že je chyba:
Chyba: VHDL chyba při soft_switching.vhd (69): nelze odvodit zaregistrovat na signál "počítadlo [0]", protože signál nemá svou hodnotu mimo hodiny okraj

Nemám proč, a doufám, laskavý člověk mi může pomoci

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />Robert ZhanKNIHOVNA IEEE;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;- Entity Prohlášení

ENTITY soft_switching IS
- (()) ALTERA_IO_BEGIN NEODSTRAŇUJTE TOTO LINE!
PORT
(
PWM: IN STD_LOGIC;
ILT: IN STD_LOGIC;
ČLK: IN STD_LOGIC;
pwm_delay: OUT STD_LOGIC;
karta: OUT STD_LOGIC: = '0 ';
tl: OUT STD_LOGIC: = '1 '
);
- (()) ALTERA_IO_END NEODSTRAŇUJTE TOTO LINE!

END soft_switching;- Architektura Body

ARCHITEKTURA soft_switching_architecture OF soft_switching IS

SIGNAL počítadlo: integer: = 0;
SIGNAL vlajka: bit;
SIGNAL pwm_temp: STD_LOGIC;

BEGIN

P01: proces (CLK, ILT, PWM) je
začít
IF (clk'event AND CLK = '1 '), pak
počítadlo <= pult 1;
IF (ilt'event AND ILT = '1 '), pak
tl <= '0 ';
IF (pult> = 40 a boje <100) THEN
pwm_delay <= PWM;
ELSIF (pult> = 100) THEN
kartu <= '0 ';
pwm_delay <= '0 ';
počítadlo <= 0;

END IF;END IF;
END IF;
Ukončit proces P01;

 

[shawndaking]

To je hrozné VHDL kódu.

Co je vaším cílovým Přesně tak.

Co každý vstup / výstup je použití pro?

 

[sp]

použít 2 procesy v ur VHDL kódu u mohou b schopen detekovat obou stranách ...

shawndaking prosím b jemný na nového člena ...

jde,
sp

 

[nand_gates]

Vážení Robert Zhan,
Ur problém si dont myslet na hardware, když píšete VHDL kódu.
Co mám na mysli, je to VHDL je popis Hardware jazyka.Tam musí být nějaký
hardware, poté si VHDL na pouhých popsat.
Nyní se může otázka na vás, je možné čerpat digitální logický obvod, který chcete
popsat ve VHDL pomocí výše uvedeného kódu?

Jde o
nand_gates

 

[sp]

Mám vidět mnohokrát (i když souhlasí s tím .. heheh)

Kód:

Ur problém si dont myslet na hardware, když píšete VHDL kódu.

Co mám na mysli, je to VHDL je popis Hardware jazyka.

 

[robertzhan]

Děkuji vám za všechny ur druhu návrhy.

Budu o tom přemýšlet jasněji a pak dokončit ji.

S pozdravem

Robert Zhan