dva invertory spojené zády k sobě

[sp3]

Zdravím všechny,

Plz připomínky k chování (tj. oscilace nebo nasycení ..??) obvodu invertoru CMOS spojené zády k sobě (viz obrázek).<img src="http://images.elektroda.net/58_1227760896.jpg" border="0" alt="two inverters connected back to back" title="dva měniče spojeny zády k sobě"/>Díky,
sp3

 

[paulki]

Také jsem čelila podobným otázky po syntézu IP, byl to zachytil v LEC, a proto je stále neznámý.Ale pevně přesvědčen, nástroje optimalizovány na této úrovni.Potřebu zkoumat tuto otázku dále.

Díky,
-Paul

 

[FVM]

V závislosti na oblasti tranzistoru, může sloužit účelu, například zámek nebo I / O funkcí hold.

 

[jbeniston]

Zní to jako domácí úkol otázka.

Podívejte se na tom, jak SRAM bitcells a D-typu zámky jsou postaveny., Který by vám měl poskytnout vodítko.

 

[iwpia50s]

Tento typ obvodu lze jako vyrovnávací paměť nebo střídač.Je obvykle z tranzistorů slabé používá jako políbit drží buňky.To udrží hodnotu vnitřního Tri-State signál, pokud je povolen žádný ovladač.Tím se zabrání rozmnožování X podle tohoto stavu.