M
master_picengineer
Guest
Ahoj každý subjekt,
Prosím, může mi někdo říct, jak navrhnout dvojí taktovaný zařízení (synthetizable) ve VHDL.
Díky předem.
Prosím, může mi někdo říct, jak navrhnout dvojí taktovaný zařízení (synthetizable) ve VHDL.
Díky předem.