fázový rozdíl mezi výstupem a T flop Flip a hodiny, které s ní

[bhargav.scsvmv]

Jaký je fázový rozdíl mezi výstupem a T flop Flip a hodinový signál působící na něj, když vstup do flip flop je vysoká.

 

[lostinxlation]

Otázka nedává smysl.

 

[bhargav.scsvmv]

Nechte frekvenci použít na flip flop je 1MHz a vysoký vstup je aplikován na hodiny víme, že výstupní kmitočet T-ff by 0.5Mhz, ale jaký je vztah mezi vztahu mezi hodinami použít signál a o / p signál, pokud jde o fázi? Jaký by měl být fázový rozdíl mezi nimi?

 

[lostinxlation]

tam už více než jeden fázový rozdíl.

 

[bhargav.scsvmv]

tam jsou víc než jeden fázový rozdíl

Tak co bude fázový rozdíl na první hodiny a puls o / s..

 

[Crazy_Engineer]

Vaše otázka je docela matoucí, ale myslím, že jak četnost výstupu je přesná polovina hodiny, kdy I / P je 1, takže to bude záviset na logické úrovni hodinami ... jste nezmínil, zda je FF roste hranu nebo sestupnou hranu spustil jeden ...

 

[Alexium]

Chcete vědět, hodiny výstup zpoždění spouště?

 

[lostinxlation]

Tak co bude fázový rozdíl na první hodiny a puls o / s.

pro první hodiny puls? Řekl bych, že to je neznámo od toho, co poskytují. Podívejte se na načasování žebříčku T-ff a vyzvednout fáze, které chcete.

 

[bhargav.scsvmv]

Vaše otázka je docela matoucí, ale myslím, že jak četnost výstupu je přesná polovina hodiny, kdy I / P je 1, takže to bude záviset na logické úrovni hodinami ... jste zmínka, zda se FF je náběžné hraně nebo sestupné hrany spustil jeden ...

co by bylo, pokud fáze ff je zvýšení hrana typu

 

[lostinxlation]

Jaká část je tak těžké pochopit? Nevíte jaké fázi znamená?

 

[dincay]

Myslím, že žádáte čas mezi hodinami vzestupné hraně na výstupu přepínat. Pokud hodiny vzestupné hraně nastane v čase t = t_0, výstup přepíná v čase t = t_0 + t_delay. Co je t_delay? To opravdu záleží na modelu TFF, který používáte. Pokud používáte diskrétní IC, podívejte se na list, pokud používáte FPGA do post-směrování simulace.

 

[bhargav.scsvmv]

Myslím, že žádáte čas mezi hodinami vzestupné hraně na výstupu přepínat. Pokud hodiny vzestupné hraně nastane v čase t = t_0, výstup přepíná v čase t = t_0 + t_delay. Co je t_delay? To opravdu záleží na modelu TFF, který používáte. Pokud používáte diskrétní IC, podívejte se na list, pokud používáte FPGA do post-směrování simulace.

Chci vědět rozdíl fáze nebo fáze úhel b / w hodiny a T o / p 1 cyklus v O / p T flipflop se rovná dvěma hodinami cykly clock.What můžeme odvozovat fázi to. Musím odpovědět na tento špatně question.This odpověď je velmi důležité me.somebody prosím odpovědět správnou odpověď.