Formality RTL vs netlist

Y

ywguo

Guest
Ahoj, kluci,

RTL vs netlist se nepodařilo ověřit pomocí formalita.Ověřil jsem si zprávu a netlist, RTL kód.Některé rejstříky a logiky brány se sníží, protože seznam byl vždy '0 'nebo '1'.Snížení neměla vliv na funkci.

Jak psát scénář, aby se Formality dát správnou odpověď?Díky
Yawei

 
Není jasné, z vašeho popisu, zda odkaz (Golden) nebo provedení (revidovaný) má menší počet registrů.Důvodem, proč tyto registry jsou optimalizovány daleko je to z důvodu neustále množení.Většina syntéza nástroj optimalizace obvodu pryč rozmnožovací konstantami buď na nejvyšší úrovni samostatně, nebo hierarchicky pokud je povolena.Ale formální nástroje nejsou tak agresivní.Zkontrolujte, zda ur formality prírucka zapnout stálé rozmnožování a / nebo možnosti, kde lze u síly nástroj tie undriven logiku 0 nebo 1.Také se ujistěte, bez ohledu na své syntéze nástroj pro životní prostředí je to zápasy s ur formální prostředí, ... přečtěte si tento odkaz pro rychlou formální kontrolu ladění primer

http://www.srikiran.net/blog/2007/01/22/debugging-formal-verification-fv-problems-fv-primer/

 
Ahoj, Kiran,

Ano, implementace má méně registry, protože některé registry jsou vždy přiřazena konstantní v kódu RTL.

Jak mohu nastavit contstant propagace?Díky
Yawei

 
Yawei,

Je mi líto, nemám formality uživatelské příručky, ale je třeba poměrně snadné .. ur návod by vám měl pomoci s tím ...

 
nastavit compile_seqmap_propagate_constants falešné

dal to před U dát tha analyzovat velení v DC

Hodně štěstí
Srinivas

 
Zdravím všechny,

Můžete použít možnosti v syntéze nástroje s údaji things.ask nástroj zapisovat do souboru SVF zatímco dělá syntézy tak, že si můžete přečíst stejné formality jet tak, aby mohla v rámci stánku uvedených netlist změny velmi dobře.

BR,
ramesh.s

 
uložit. svn soubor a číst s formality.To umožní, aby tato chyba jít.
sumit

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top